基于FPGA的宽带数字接收机变带宽数字下变频器

1、基于fpga的宽带数字接收机变带宽数字下变频器变带宽数字下变频器（vb-ddc）可以对多种带宽的输入信号举行处理，因此在雷达、通信、侦察等领域有广泛应用。商用数字下变频器，如公司单通道ddc hsp50214b，虽然可以实现处理带宽可变，但是其最高输入数据采样率惟独65 mhz，而且因为其采纳多级级联积分梳状(cic)的传统下变频结构，处理带宽不超过1 mhz，不适合作为宽带数字接收机的数字下变频器。基于多相滤波结构的宽带ddc可以处理宽带信号，但是处理带宽普通固定，而且当需要处理信号的带宽很窄时，由于抽取因子变大，所需乘法器数目增多，因乘法器的工作频率降低，所以其资源利用率很低。本文基于公司

2、的stratix ii ep2s60f672c4设计的vb-ddc，结合传统数字下变频结构与多相滤波结构的优点，实现了对输入中频信号的高效高速处理，同时可以在较大范围内对信号处理带宽举行灵便配置。当a/d输出中频信号采样率为100 ms/s时，本文设计的这种vb-ddc信号处理带宽可在40 mhz8 khz的范围内灵便配置，输出基带信号数据率可在50 ms/s112 ks/s的范围内变幻。1 系统结构本文设计的vb-ddc用于1所示的宽带数字接收机中频处理系统中，该系统硬件主要由1片(altera公司stratix ii 系列的ep2s60f672c4)、ad公司的宽带a/d转换器ad6645

3、(14 bit，最高采样率达105 ms/s)，以及ti公司的达芬奇系列数字信号处理器tms320dm6437组成。系统数据流程1所示，a/d采样的中频模拟信号输出至fpga，fpga中的vb-ddc将中频信号下变频至基带，再通过mcbsp接口将基带信号传给举行解调、功率谱估量等数字信号处理，最后dsp再将结果通过以太网送至上位机pc举行显示。同时，vb-ddc可通过mcbsp接口接收上位机pc传来的配置参数，实现dd动态配置。本文主要研究该系统中的fpga部分，其内部各模块框图2所示。2 窄带滤波器组模块窄带滤波器组模块基于传统数字下变频结构，其内部框图3所示。为了实现滤波器组处理带宽可变，

4、hb及fir滤波器的滤波器系数均可变，并且cic滤波器的抽取因子可以在232范围内灵便挑选，fir滤波器输出后也可挑选挺直输出至下级或者2倍抽取后输出至下级。这样窄带滤波器组总的抽取因子可在4128范围内变幻，即可按照信号处理带宽使输出数据率在25 ms/s0.781 25 ms/s之间灵便转变，实现窄带vb-ddc的功能。3 多相滤波结构的宽带滤波器在本设计中，当信号带宽大于1 mhz时，由宽带滤波器处理。ad采样率100 ms/s时，设计宽带滤波器：通带0.5 mhz，阻带起始频率1.8 mhz，通带波纹0.1 db，阻带抑制比为84 db，调用matlab中函数firpm设计滤波器，计算

5、所需的滤波器阶数为266。为了实现266阶的fir滤波器，采纳基于多相滤波的乘法器时分复用结构。多相因子取38，抽取因子取7。数据排序分组原理4所示，其中fifo1fifo38的38个自立的存储器用38个深度为7、位宽为18的fifo实现。fifo的个数由多相因子打算，为了实现处理带宽可变，输出信号数据率可变，抽取因子可在17之间挑选，fifo的深度由抽取因子打算，可在17之间配置。由l1l38输出的数据应乘以对应的滤波器系数，然后将这38个乘堆积加，则可得到多相滤波的输出，5所示。matlab产生266阶原型系数，通过参数配置模块在ddc开头工作前存入ram中，在参数配置模块中有特地的ram

6、写操作控制规律。因为抽取因子可在17之间灵便配置，则滤波器总的阶数可在138738，即38266之间变幻，所以ram中预存的滤波器系数应按照滤波器实际阶数灵便配置，多余的ram存储空间置零。4 时钟重配置模块因为fpga中的多个模块分离工作在不同的时钟频率，当ddc处理带宽变幻时，系统输出数据率便发生变幻，因而各模块的输入时钟频率也要发生变幻。为了实现各模块输入时钟的动态配置，本设计用法了altera的ip核 pll的重配置功能(pll reconfiguration)，并且用法了altera提供的特地用于pll重配置的ip核(altpll_reconfig)，这样大大降低了囫囵系统时钟设计的

7、难度，提高了ddc的灵便性。5 系统总体调试将以上各个模块根据图2所示的关系组合在一起，构成fpga顶层文件。本设计充分利用了ep2s60f672c4上丰盛的乘法器资源，使设计的vb-ddc性能达到了最佳。在signaltap ii中对囫囵vb-ddc系统举行调试的波形6所示。调试时，先在altera提供的ip核 rom中存入matlab产生的14 bit lfm信号数据，信号带宽80 khz，中频为32.4 mhz，以此模拟ad6645采样得到的数字中频信号。将vb-ddc配置成8 khz带宽的基于多相滤波的266阶滤波器并级联在64阶fir滤波器之后，将多相滤波器硬件调试输出 i_out_

8、f、q_out_f导入matlab举行频域分析7所示，其与图8的matlab理论仿真结果对照，可得设计满足要求。将采样率100 mhz、带宽40 mhz的八音信号输入vb-ddc系统。vb-ddc配置成宽带多相滤波器滤波，将硬件调试输出i_out_f、q_out_f导入matlab举行频域分析9所示，其与图10的matlab理论仿真结果对照，可得设计满足要求。本文基于fpga芯片stratix ii ep2s60f672c4设计了一个适用于宽带数字接收机的vb-ddc。该vb-ddc可按照处理信号带宽要求，灵便挑选下变频器结构为传统结构的窄带ddc或者基于多相滤波结构的宽带ddc，也可以联合用法两种结构。表1列出了本设计vb-ddc与intersil公司、公司的两种单通道