多核处理器架构及调试

1、多核处理器架构及调试多核处理器在同一个芯片中植入了多个处理器引擎，这就可以提供更高的cpu性能、功能特性和分区能力。普通说来，多核有两种实现形式。第一，smp( symmetric multiprocessing，对称多处理)。在这种状况下，开发人员面向的是单一的抽象化硬件平台，由smp操作系统来打算详细由哪一个内核来运行哪 个任务，其中每个内核都是相同的，而且在同一个操作系统的管理控制之下，分享同一个内存。其次，amp (asymmetric multiprocessing，非对称多处理)。在这种状况下，各个处理器内核都运行着各自自立的操作系统。这种自立性意味着，其中各个处理器内核既可以是同

2、构的，并且运行同样的操作系统，也可以是异构的并运行各自不同的操作系统。多核环境显著增强了系统复杂度，因而在对操作系统和与多核相关的硬件举行调试的时候，就必需采纳一整套更有效的工具。另外，尽管大家都认为多核就是指在同一个芯片中放入多个内核，但是在实际开发工作中所碰到的多处理问题，事实上不仅仅局限于在单一芯片中的多个内核。实际上，不论这些处理器内核是在同一个芯片之中，或者分布在同一个板中的多个芯片之中，甚至同一个系统中的多个电路板之中，开发人员都必需解决好多处理环境中的调试问题。相对于最近浮现的单一芯片多核架构，有多个处理器芯片和多个处理器电路板组成的复杂系统已经存在无数年了。因此，多处理架构的调

3、试问题其实早已存在，只是单一芯片内多核架构的普及将多处理系统调试问题越发尖锐地摆在了开发人员面前。从这个意义上，多年前就开头从事多处理环境软件开发的厂商就堆积了更丰盛的阅历，在应对多核软件开发方面站在了更为有利的地位。例如 wind river公司经典的实时操作系统在多年前最初的设计思路就是基于多处理架构的，因此不论从运行环境还是开发调试工具任何一方面看，对于多核环境的适应能力都比其他工具要强得多。熟悉多核调试难点多核与多处理技术的融合为系统调试带来了许多新的挑战，由于系统复杂度不断增强，要通过优化硬件和软件来充分发挥其中的性能潜力，难度就更大了。其中最主要的难点有以下几个方面。* 有效地管理

4、内存和外设等分享资源;* 在多内核、多电路板和多操作系统的环境中对操作系统和应用代码举行调试;* 优化jtag接口并充分利用jtag带宽;* 调试单一芯片中的同构和异构多核，进而实现囫囵系统的协同调试;* 有效地利用jtag与基于代理的调试办法，确保不同调试工具之间的顺畅协同;* 确保多核环境中应用调试的同步机制。对于多核jtag调试来说，有三种主要的技术挑选：第一，以单一jtag接口支持全部内核的调试器;其次，在单一jtag调试接口中采纳独 立调试器的jtag多路(muxing)技术;第三，jtag链接器或者可编址扫描端口(addressable scan port)。在多核调试中，上述三个

5、技术途径都是在处理同一个核心问题由厂商所提供的jtag接口所造成的局限性。 为了节约成本，许多soc厂商都只为芯片提供单一的jtag接口，而不理睬其中包含了多少个内核。对于开发者来说，最大的挑战就是经济有效地用法这些接口 来同步多核以及多处理的调试工作。其中，单一调试器方式采纳ieee 1149.1标准daisy-chain办法。熟悉多核调试办法对于多核架构来说，单一调试器的主流选项仍然是jtag多路技术。这种技术对ieee jtag技术规范举行了拓展，以便为通过分享jtag接口衔接起来的每个内核提供自立的调试器。在多路技术的支持下，通过对希翼调试的内核举行注册记下 (registering)

6、，开发人员可经由单一jtag接口拜访多个离散状态的内核。这种解决计划的最大优势在于它的衔接和调试性能。由于多路技术单独衔接到每个内核，因而避开了daisy-chaining办法中所碰到的比特位移(bit shifting)方面的棘手，因而在单芯片中的多核系统中具有更高的性能。这种方式的另一个益处是不需要对开发工具举行修改，从而可以顺畅地应用在多个开发项目之中。多路技术(muxing)办法所存在的主要问题是在多内核调试过程中无法同时启动和停止内核来同步应用。假如要停止所有内核，开发人员只能挨次地逐个举行，这就导致了调用延迟问题。在调试过程中的延迟问题,会导致很难在内核之间的操作系统、中间件和应用

7、中找到发生问题确实切位置，特殊是当运 行在不同内核之中的应用存在互相依靠性的时候，这个问题就更为突出。例如，某个产品包含功能和 9内核，其中dsp用来处理视频流，arm 9内核提供文件系统，那么内核的启动与停止同步将会非常关键。假如调试过程中在arm内核的启动和dsp的停止之间浮现过多的延迟，dsp视频流数据很快 就会溢满arm文件缓冲区，而视频流也将会中止。假如浮现这种状况，就很难推断系统中的问题出在哪里。而且，多路进程也给开发人员在故障排解时带来了许多新的问题，将会大幅度增强调试时光。另外，假如在有多个厂商产品组成的异构多核环境中举行调试工作，例如处理器来自一个厂商，而dsp器件来自另一个

8、厂商，还会有更复杂的问题 需要处理。由于这种状况下的多路(muxing)机制更为复杂，假如各部分之间的兼容性没有得到保证，也就很难保证系统正常运行。此时，仅仅依赖多路技术 是无法解决问题的，开发人员就需要采纳可编址扫描端口(addressable scan port)，这也可能是最后仅有的办法了。这种架构需要用到十分特别的组件，这些组件可以让开发人员把jtag扫描链分割成多个功能组，并通过唯一的地址 来拜访每个功能组。这是一种多支路(multi-drop)架构，常常被用于底板(backplane)环境之中。在这里，有一个分离可编址的扫描链在底 板内实现路由(routed),从而使机箱中的每个底

9、板都拥有自己专属的扫描链。这种架构的运行速度受限于可编址扫描端口的速度，最典型的状况是 25mhz。拥有先进多核调试工具wind river拥有的jtag加速器和服务器技术可以显著降低jtag序列包之间的空闲时光，彻低充分地利用了可用的jtag带宽。与jtag有关的另一个问 题涉及到调试能力，例如用停止哀求信号来立刻停止某个内核，或者用停止指示信号来停止某个内核并同步其他的内核的停止。与其他全部的局限性一样，这类问题也依靠于厂商的实现办法。wind river on-chip debugging(片上调试)解决计划可以同时启动和停止多个内核。事实上，wind river提供的jtag解决计划，

10、也就是workbench on-chip debugging，是以集中化的方式来实现多核和多处理的调试功能。这个解决计划可以在单一扫描链(scan chain)中同时调试多达8个内核。而且，不管这些内核处于同一个芯片之中、分布在线路板中的多个芯片或者分布在复杂系统中的多个线路板之中， workbench on-chip debugging都能够对付自如。在wind river的多核解决计划中，开发人员可以同时停止或者启动任何内核,在一个或者多个内核上设置断点，其中还可以包括条件断点。此外，workbench eclipse框架和基于代理的调试方式使开发人员在单一控制台上即可管理多内核/多处理应用的开发。开发人员可以在jtag调试和基于代理调试二者之间 灵便地挑选，例如在硬件bring-up、内核、中间件和其他应用功能调试的时候采纳jtag衔接，然后在自己认为适当的时机平滑地转移到基于代理的调 试，而这些调试工作都是围围着同一个应用的。这些能力都会增强不同开发人员之间的协同能力，同时充实异样问题的判定效率。结论在多核开发中，jtag调试可以担当十分有价值