数电课程设计格式

1、 南昌工程学院译码显示课程设计说明书题 目 译码显示课程设计 课 程 名 称 系 院 专 业 班 级 学 生 姓 名 学 号 设 计 地 点 指 导 教 师 设计起止时间： 年 月 日 至 年 月 日 目 录一、需求分析*二、系统总体设计*三、系统详细设计*四、调试与维护*五、结束语*六、参考文献*七、指导教师评阅* 一、需求分析显示译码器是数字电子技术组合逻辑电路中一个很重要的器件，在数字电子技术应用中不可缺少，特别是在信息技术数字化的今天，其应用越来越广泛，但在组织开展科技创新和电子设计制作竞赛活动中，学生在设计制作抢答器、记分器、记时器等电子产品时，总是对如何准确设计出符合功能要求的显示

2、译码器胸中无数，本文对此问题进行了分析与研究。    二、系统总体设计2.1中规模集成译码器逻辑功能由于任何一组合逻辑电路都可以写成最小项表达式的形式，而译码器电路的输出列出了该电路的所有最小项表达式（或最小项的非表达式），故我们可能用译码器电路实现各种组合逻辑电路。例用译码电路实现F(X,Y,Z)=(0,1,4,6,7)=M(2,3,5)我们实现该逻辑功能可以有几种方法，下图列出了四种方法，从这四个图中你应可以总结出其规律。其中：图a为高电平有效输出加或门的实现方法；图b为低电平有效输出加与非门的实现方法；图c为高电平有效输出加或非门的实现方法；图d为低电平有效

3、输出加与非门的实现方法；2.2中规模集成译码器电路在中规模集成电路中译码器有几种型号，使用最广的通常是74138，其是一个3到8的译码器，下图是其逻辑符号及管脚排布，下表中列出了该器件的逻辑功能，从表中可以看出其输出为低电平有效，使能端G1为高电平有效，/G2,/G3为低电平有效，当其中一个为低电平，输出端全部为1。例试用74138实现函数F(X,Y,Z)=m(0,2,4,7)用74138实现函数与前面讲到的译码器实现逻辑函数的方法相同，但须注意两点：1.74138的输出是低电平有效，故实现逻辑功能时，输出端不可接或门及或非门（因为每次仅一个为低电平，其余皆为高电平）；2.74138与前面不同

4、的是，其有使能端，故使能端必须加以处理，否则无法实现需要的逻辑功能。2.2常用的显示器件工作原理在数字系统中常见的数码显示器通常有：发光二极管数码管(LED数码管)和液晶显示数码管(LCD数码管)两种。发光二极管数码管是用发光二极管构成显示数码的笔划来显示数字，由于发二极管会发光，故LED数码管适用于各种场合。液晶显示数码管是利用液晶材料在交变电压的作用下晶体材料会吸收光线，而没有交变电场作用下有笔划不会听吸光，这样就可以来显示数码，但由于液晶材料须有光时才能使用，故不能用于无外界光的场合（现在便携式电脑的液晶显示器是用背光灯的作用下可以在夜间使用），但液晶显示器有一个最大的优点就是耗电相当节

5、省，所以广泛使用于小型计算器等小型设备的数码显示。下图是LED数码管的内部结构及显示数码的情况，其是一个阳极连在一体的一种LED数码管，我们通常称为共阳极数码管。既然有共阳数码管，那么就有共阴数码管。 三、系统详细设计3.1译码器的分类译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。3.2变量

6、译码器变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线4线、3线8线和4线16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n 个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。 以3线8线译码器74LS138为例进行分析，图3.1(a)、(b)分别为其逻辑图及引脚排列。其中 A2 、A1 、A0 为地址输入端，为译码输出端，S1、为使能端。表3.1为74LS138功能表当S11，0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当S10， X时，或 S1X，1时，译码器被禁止，所有输出同时为1。图3.

7、1 38线译码器74LS138逻辑图及引脚排列表3.1输 入输 出S1+A2A1A0100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100××××11111111×1×××11111111二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图3.2所示。若在S1输入端输入数据信息，0

8、，地址码所对应的输出是S1数据信息的反码；若从端输入数据信息，令S11、0，地址码所对应的输出就是端数据信息的原码。若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。根据输入地址的不同组合译出唯一地址，故可用作地址译码器。接成多路分配器，可将一个信号源的数据信息传输到不同的地点。二进制译码器还能方便地实现逻辑函数，如图3.3所示，实现的逻辑函数是 ZABC 图3.2 作数据分配器 图3.3 实现逻辑函数利用使能端能方便地将两个 3/8译码器组合成一个4/16译码器，如图3.4所示。利用使能端能方便地将两个 3/8译码器组合成一个4/16译码器，如图3.4所示。 图3.4 用两片74LS1

9、38组合成4/16译码器3.3数码显示译码器七段发光二极管(LED)数码管LED数码管是目前最常用的数字显示器，图3.5(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。一个LED数码管可用来显示一位09十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为22.5V，每个发光二极管的点亮电流在510mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。 (a) 共阴连接（“1”电平驱动） (b) 共阳连接

10、（“0”电平驱动）(c) 符号及引脚功能图 3.5 LED数码管BCD码七段译码驱动器此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用CC4511 BCD码锁存七段译码驱动器。驱动共阴极LED数码管。图3.6为CC4511引脚排列 图3.6 CC4511引脚排列其中 A、B、C、D BCD码输入端a、b、c、d、e、f、g 译码输出端，输出“1”有效，用来驱动共阴极LED数码管。 测试输入端，“0”时，译码输出全为“1” 消隐输入端，“0”时，译码输出全为“0”LE 锁定端，LE“1”时译码器处于锁定（保持）状态，译码输出保持在LE0时的数值，L

11、E0为正常译码。表3.2为CC4511功能表。CC4511内接有上拉电阻，故只需在输出端与数码管笔段之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过1001时，输出全为“0”，数码管熄灭。 表3.2输 入输 出LEDCBAabcdefg显示字形××0××××1111111×01××××0000000消隐011000011111100110001011000001100101101101011001111110010110100011001101101011011011011

12、0110001111101101111110000011100011111110111001111001101110100000000消隐01110110000000消隐01111000000000消隐01111010000000消隐01111100000000消隐01111110000000消隐111××××锁 存锁存在本数字电路实验装置上已完成了译码器CC4511和数码管BS202之间的连接。实验时，只要接通+220V电源和将十进制数的BCD码接至译码器的相应输入端A、B、C、D即可显示09的数字。四位数码管可接受四组BCD码输入。CC4511与LE

13、D数码管的连接如图3.7所示。图3.7 CC4511驱动一位LED数码管本部分为主要部分，篇幅占1/2 2/3左右。在这部分中，要将整个开发工作的内容进行详细的介绍。一般按照功能模块分成几部分来介绍。每部分应包括文字叙述、界面图片、关键实现技术（操作或代码）等几个方面综合说明问题。 四、调试与维护4.1实验设备与器件1、220V直流电源 2、连续脉冲源3、逻辑电平开关 4、逻辑电平显示器5、拨码开关组 6、译码显示器7、74LS138×2 CC45114.2数据拨码开关的使用将实验装置上的四组拨码开关的输出Ai、Bi、Ci、Di分别接至4组显示译码驱动器CC4511的对应输入口，LE

14、、接至三个逻辑开关的输出插口，接上+220V显示器的电源，然后按功能表562输入的要求揿动四个数码的增减键（“”与“”键）和操作与LE、 、对应的三个逻辑开关，观测拨码盘上的四位数与LED数码管显示的对应数字是否一致，及译码显示是否正常。由图3.7连接实验电路，将、和LE接至逻辑开关，优先级LE<<，测试结果与功能表3.2一致。4.3 74LS138译码器逻辑功能测试将译码器使能端S1、及地址端A2、A1、A0 分别接至逻辑电平开关输出口，八个输出端依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表3.1逐项测试74LS138的逻辑功能。74LS138译码器接入电路，=

15、0 =1，改变地址端A2 A1 A0，测试结果与表3.1一致。4.4用74LS138构成时序脉冲分配器(数据分配器)参照图3.2和实验原理说明，时钟脉冲CP频率约为1Hz，要求分配器输出端的信号与CP输入信号同相。画出分配器的实验电路，用逻辑电平显示器观察和记录在地址端A2、A1、A0分别取000111 8种不同状态时端的输出。用两片74LS138组合成一个4线16线译码器，并进行实验。用138实现Z函数ZABC由图3.2连接实验电路，将接高电平，作数据输入，得到同相输出数据分配器，改变地址端，其对应输出端与输入信号相同且同相。由图3.4连接实验电路74LS138(2)优先级高于74LS138(1)，每时刻只选中一个输出端为0，改变的值即可改变译码器输出。由图3.3连接实验电路 当输入端最小项为0、1、2、7时，Z输出为1（有效）。调试：介绍设计过程中遇到的问题和解决方