基于FPGA的十进制计数器_第1页
基于FPGA的十进制计数器_第2页
基于FPGA的十进制计数器_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、实验名称：十进制计数器1. 实验目的：掌握160计数器的使用及原理。熟悉Quartus II的使用，熟练掌握程序的编译，波形的仿真及下载的过程。2实验内容： 编写十进制计数器的程序，并编译，下载到试验箱中查看结果。3. 实验方案（程序设计说明）74160是一个4位二进制的计数器，它具有异步清除端与同步清除端。异步清零功能是指只要引脚nRd有效电平到来，无论有无CLK脉冲，输出为0。同步置数功能是指当引脚nLd为有效电平时，计数功能被禁止，在CLK脉冲上升沿作用下D0D3的数据被置入计数器并呈现在Q0Q3端。4. 实验步骤或程序（经调试后正确的源程序） 见附件A5程序运行结果十进制计数器6出现的

2、问题及解决方法无实验步骤或程序：十进制计数器程序：library ieee;entity count10 isport(ep,et,clk,nld,nrd: in std_logic; d: in std_logic_vector(3 downto 0); q:buffer std_logic_vector(3 downto 0); c:buffer std_logic );end count10;architecture rtl of count10 isbeginprocess(ep,et,clk,nld,nrd,d)beginif ep='1' and et='1

3、' then if nrd='0' then q<="0000" c<='0' else if clk'event and clk='1' then if nld='0' then q<=d; elsecase q iswhen"0000"=>q<="0001"c<='0'when"0001"=>q<="0010"c<='0'whe

4、n"0010"=>q<="0011"c<='0'when"0011"=>q<="0100"c<='0'when"0100"=>q<="0101"c<='0'when"0101"=>q<="0110"c<='0'when"0110"=>q<="0111"c<='0'when"0111"=>q<="1000"c<='0'when"1000"=>q<="1001"c<='1'when others=>q<="0000" c<='0'end case; end if; else q<=q; c&

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论