半导体可靠性分析ppt课件

1、一、可靠度分析一、可靠度分析 (Reliability Analysis)二、影響元件之可靠度的主要要素二、影響元件之可靠度的主要要素1. 熱載子效應熱載子效應 (Hot-Carrier Effect)2.電子遷移效應電子遷移效應 (Electromigration)3. 氧化矽膜之可靠度量測氧化矽膜之可靠度量測 (Silicon-Oxide Film)4. 元件縮小時之可靠度問題元件縮小時之可靠度問題 (Device Scaling)5. CMOS門閂閉鎖現象門閂閉鎖現象 (COMS Latch-up)6. 封裝技術之可靠度封裝技術之可靠度 (Package Technology)三、缺点之

2、機率分析函數三、缺点之機率分析函數 四、可靠度測試方法四、可靠度測試方法 五、加速測試因子與取樣數五、加速測試因子與取樣數可靠度分析：藉著研讨元件的物理機制，並利用數學統計之分析技巧，以進行元件評估改善之任务，期能完好地預測出元件之生命週期，再將其分析結果反應在製程上，求得製程參數的改進，如此更可確保元件衰退期的延緩，降低隱藏式之缺陷，而最終目的是提高產品的良率 。影響元件之可靠度的主要要素：1. 熱載子效應2.電子遷移效應3. 氧化矽膜之可靠度量測4. 元件縮小時之可靠度問題 5. CMOS門閂閉鎖現象6. 封裝技術之可靠度熱載子效應係指元件通道電場產生的熱載子所呵斥元件性能退化影響之效應。

3、熱載子即為帶有能量的載子(包括電子與電洞);當載子所具有的能量大於Si-SiO2的能障時(大約3.l eV對電子，4.8 eV對電洞)，就有機會越過Si-SiO2的介面而成閘極電流，此種現象稱為熱載子的注入(Injection)。 熱載子注入模型 ：通道熱電子模型(Channel Hot Carrier)基板熱電子模型(Substrate Hot Electron)二次產生熱電子模型(Secondary Generated Hot Electron)汲極累增熱載子(Drain Avalanche Hot Carrier)普通呵斥元件退化的主要是汲極累增熱載子(DAHC)模型如右圖說明普通多用基

4、座電流(Isub)作為監控指標，電流愈大表示DHAC反應愈猛烈。測試時多运用最大基座電流。實驗結果顯示n-MOS元件退化主要是由閘極氧化膜界面圈套產生所呵斥。MOS元件因高電場(200KV/cm)下，通道電子獲得足夠能量而產生撞擊游離化效應，此時大部份的電子是流向汲極，而大部份的電洞則由基板搜集，但還有部份因碰撞而轉向與電子結合。電洞在仍有足夠能量過 Si-SiO2，能障情形下，注入閘極氧化膜。電子遷移現象電子遷移現象(Electmigration, EM)一種因為電子流的撞擊使金屬原子產生移一種因為電子流的撞擊使金屬原子產生移位的效應。位的效應。原子移位後在原處產生空位原子移位後在原處產生空

5、位(Vacancy)，導，導致金屬連接線的斷線；也能够聚集而產生致金屬連接線的斷線；也能够聚集而產生突丘突丘(Hillock)與突鬚與突鬚(Whisker)使金屬線問使金屬線問的短路。的短路。電子遷移之測試方法電子遷移之測試方法 主要係採用定電流的加速方法，而以斷路主要係採用定電流的加速方法，而以斷路或短路的發生為缺点發生時間。或短路的發生為缺点發生時間。 生命期模型經驗公式：生命期模型經驗公式：MTTFAJ-nexp Ea/kT。電子遷移的缺点機率分佈是符合電子遷移的缺点機率分佈是符合Log-normal之分佈函數。之分佈函數。 應力遷移應力遷移(Stress Migration)當線寬愈綑

6、時，不同资料係數當線寬愈綑時，不同资料係數(如熱膨脹係如熱膨脹係數，彈性係數數，彈性係數)產生的應力產生的應力(Stress)會使金會使金屬線构成空洞屬線构成空洞(Void)或原子積聚而產生斷或原子積聚而產生斷路或短路的缺点。路或短路的缺点。鋁金屬電子遷移現象之表示圖，V 符號為空洞(Void)缺陷，而在二個或者更多晶粒交接處有三交點(Triple Point)，是發生電子遷移效應之位置 氧化矽膜主要之功能：電性的絕緣，擴散及離子佈值時之光罩(Mask) ，保護元件外表。當氧化矽膜的絕緣特性不良時，漏電流過高時，即稱為缺点。任何閘極氧化膜發生缺点時，都能够導致元件缺点而影響到整個電路的正常運作

7、及產品良率。測試氧化膜生命週期之方法：(1) 介電質隨時間而崩潰(Time-Dependent Dielectric Breakdown, TDDB)加一固定電壓，記錄氧化矽膜之電流及崩潰時間，再用數學統計方式來預估其生命週期時間。(2) 崩潰電荷(Breakdown Charge, QBD) 所加的固定電流和測試時之崩潰時間的乘積，即所謂崩潰電荷。QBD的測試結果比較不曾因測試方法的不同而有所差異。圖(a)是TDDE之量測技巧，由固定電壓量測方式，偵測出其漏電流及崩潰時間而得。圖(b)是崩潰電荷QBD之量測方式，由F-N穿透時之固定電流，偵測其崩潰時間而得 。氧化矽膜崩潰之機制氧化矽膜崩潰之

8、機制 ：正電荷正電荷(Positive Charge)缺陷缺陷在接近氧化矽和矽之界面處在接近氧化矽和矽之界面處(陰極電板處陰極電板處)有一有一些正電荷之缺陷，導致能帶圖往下降，使得接些正電荷之缺陷，導致能帶圖往下降，使得接在陰極處之矽基座內電子可注入或穿透氧化矽在陰極處之矽基座內電子可注入或穿透氧化矽膜，而呵斥崩潰。膜，而呵斥崩潰。 圈套圈套(Trap)缺陷缺陷 氧化矽膜內有介電面缺陷電荷氧化矽膜內有介電面缺陷電荷(Interface Trapped Charge)、氧化矽之固定電荷、氧化矽之固定電荷(Oxide Fixed Charge)、氧化矽缺陷電荷、氧化矽缺陷電荷(Oxide Trap

9、ped Charge)與移動離子電荷與移動離子電荷(Mobile Ionic Charge) 。缺障愈多，愈容易使電荷過度集中，。缺障愈多，愈容易使電荷過度集中，導到電場分佈不均勻而呵斥可靠度之間題。導到電場分佈不均勻而呵斥可靠度之間題。弱污點弱污點(Weak spot) 缺陷缺陷正電荷被較弱之污點圈套處所抓住，呵斥能帶正電荷被較弱之污點圈套處所抓住，呵斥能帶圖往下彎曲，致使電子能更有效穿越能障。圖往下彎曲，致使電子能更有效穿越能障。這種缺陷大部份是來自製程上之污染、雜質、這種缺陷大部份是來自製程上之污染、雜質、金屬物與有機物之殘留、製程上所衍生之破壞。金屬物與有機物之殘留、製程上所衍生之破壞

10、。 (a)是氧化矽膜崩潰之機制(b)則是正電荷缺陷產生時，能帶圖之變化情形 氧化矽膜之缺点方式氧化矽膜之缺点方式以以I-V曲線之崩潰電場大小來區分曲線之崩潰電場大小來區分A型式型式-針孔針孔(Pin-hole)方式方式崩潰電場通常是小於崩潰電場通常是小於2MV/cm，此類之氧，此類之氧化膜會呵斥產品良率的損大，可在產品預化膜會呵斥產品良率的損大，可在產品預燒檢測時被偵測出來燒檢測時被偵測出來 。B型式型式-異質性崩潰異質性崩潰(Extrinsic Breakdown)崩潰電場大於崩潰電場大於2MV/cm，小於，小於8MV/cm。此方式類之崩潰常和外面因子有關，方式此方式類之崩潰常和外面因子有關

11、，方式B之薄膜隱藏著隨時都會缺点之危機，故之薄膜隱藏著隨時都會缺点之危機，故又稱為隱藏式之缺陷。又稱為隱藏式之缺陷。B方式之薄膜是採用較大面積之量測。方式之薄膜是採用較大面積之量測。C型式型式-本質性崩潰本質性崩潰(Intrinsic Breakdown)崩潰電場在崩潰電場在8MV/cm條件以上條件以上此類之崩潰行為是资料本身特性所限制住，此類之崩潰行為是资料本身特性所限制住，此型之氧化矽膜，不太容易發生可靠度之此型之氧化矽膜，不太容易發生可靠度之問題問題 。C方式之薄膜則用較小之測試面積方式之薄膜則用較小之測試面積 。崩潰方式之定義:A型式為小於2MV/cm;B型式則為小於 8MV/cm大於

12、 2MV/cmC型式為大於8MV/cm 電場強度電場強度(Eox)測試測試量測氧化矽膜的絕緣特性。量測氧化矽膜的絕緣特性。普通以加上斜波電壓普通以加上斜波電壓(ramp voltage)後後量測電流之方式進行。當呵斥電流突增量測電流之方式進行。當呵斥電流突增時之電場，即為崩潰電場。時之電場，即為崩潰電場。斜坡電壓和電流之測試方法斜坡電壓和電流之測試方法 ：QBD量測是氧化矽膜品質之重要指標。量測是氧化矽膜品質之重要指標。QBD測試除了用定電流之測試方式，也測試除了用定電流之測試方式，也需求用斜電起和斜波電流來測試，來加需求用斜電起和斜波電流來測試，來加強可靠度之測試結果。強可靠度之測試結果。由

13、於斜波電壓是由小到大，故可以兼顧由於斜波電壓是由小到大，故可以兼顧測試時間與體質比較弱之氧化膜之特性測試時間與體質比較弱之氧化膜之特性(如如B方式之氧化膜元件方式之氧化膜元件)，使之完全反，使之完全反應在可靠度之失效元件分佈圖上。應在可靠度之失效元件分佈圖上。斜波電壓與時間之關係圖。其中斜波添加率為小於101/2倍/秒，以15%電壓突增為比較理想。縮小要素縮小要素(Scaling Factor) k：如元件尺寸有如元件尺寸有20%之縮小比例時，之縮小比例時，k之定義為之定義為 1.20。熱載子現象之元件縮小效應熱載子現象之元件縮小效應: 由基座電流由基座電流 (Isub) 決定決定 電子遷移效

14、應之元件縮小現象由汲極電流決定MTF k-6應力遷移現象之元件尺寸縮小效應: k-3氧化矽厚度變薄之可靠度問題: (縮小)/(未縮小)= exp - (k-1)11expkmBm閉鎖現象閉鎖現象(latch-Up)CMOS元件中，由於寄生之元件中，由於寄生之p-n-p-n四層電晶體四層電晶體所產生類似閘流體之矽控整流器之閉鎖效應。所產生類似閘流體之矽控整流器之閉鎖效應。閉鎖現象發生之能够因子：閉鎖現象發生之能够因子：(1)當外來雜訊或者額外之外部電壓加在輸出當外來雜訊或者額外之外部電壓加在輸出瑞或輸入端，就能够呵斥瑞或輸入端，就能够呵斥CMOS元件之閉鎖；元件之閉鎖；這是最常發生這是最常發生C

15、MOS元件閉鎖之主要缘由。元件閉鎖之主要缘由。(2)當外部輻射線及高能量電子之撞擊離子現當外部輻射線及高能量電子之撞擊離子現南發生，產生不正常的電流通過矽塊材基座內，南發生，產生不正常的電流通過矽塊材基座內，也曾有閉鎖現象的發生也曾有閉鎖現象的發生(3)或外加電源供應器之電壓瞬間變化，呵斥或外加電源供應器之電壓瞬間變化，呵斥電流遷移至基座塊资料電流遷移至基座塊资料(4)當當p井內之基座塊材之接面崩潰呵斥大量的井內之基座塊材之接面崩潰呵斥大量的電流及偏壓。電流及偏壓。防止防止CMOS元件閉鎖之方法：元件閉鎖之方法：護環式護環式p- on p+之磊晶片之磊晶片修正製程參數修正製程參數CMOS電晶體

16、中之閉鎖問題其中塊材有p-n-p (Q1)電晶體，p 井內有n-p-n (Q2) 電晶體，彼此連接成pnpn 寄生閘流體 。封裝技術之可靠度的影響要素：晶片貼合(Die Bonding)焊接技術(Wire Bonding) 密封技術(Sealing)膠封(Encapsulate) 右圖塑膠封裝技術中，有關影響元件失效之要素。其中之原裝時之龜裂現象(Crack)，將導致水氣滲入IC元件中，而用高分子之聚亞醯胺(Polyimide)，因分子很大，可吸入輻射，使其影響度降至最低。銲接時资料，銲墊外表之污染、錫膏量，錫球之平整度、基板及承載體的程度度;以及熔焊時間等等諸多要素。封裝搬術之可靠度問題之表

17、示圖:如封裝技術资料之龜裂問題、晶片龜裂、塑膠複合模子問題、晶片之保護層、球形接點破碎、及脫屑(Delamination)問題等。缺点之機率分佈函數之功用：運用缺点之機率分佈函數及其分析技巧，經由適當的測試方法驗證、量化與反應結製程或元件控制與設計上，以進行元件評估改善之任务。 可靠度R(t) 單位時間內，在某特定任务條件下，元件依然處於正常任务之機率。累積缺点分佈函數(Cumulation Distribution Function of Failure, CDF) F(t) 在單位時間內產品，累積之總缺点機率F(t)函數。二者之相對關係為 R(t) + F(t) = 1，其中缺点機率密度函

18、數(Probability Density Function of Failture，PDF) f(t)在某一時間t時，產品發生缺点的機率。瞬間缺点率(Instantaneous Failure Rate ) (t)某一特定時間，產品瞬間缺点率，它是PDF缺点率和前一段時間之可靠度之比。當可靠度為趨近1時，瞬間缺点率 = f(t) 。單位時間之缺点率(Failure In Time ) FIT1 FIT表示109元件-小時之倒數1 FIT = 109元件-小時-1當瞬間缺点率為定值時 ，R(t)exp( t)MTTF 1/ F(t)1-e- t因為當F(t) = 時，t 則稱為lifetime

19、。F(t)1-e- t = t = ln2/ dttftFt tFtftRtf10缺点情形之分類：缺点率之浴缸曲線(Bath-Tub Curve)早夭期(Early Failure ) ：操作時間短便缺点。CMOS之閉鎖複象則處於製造商之早夭期便會偵測出來。穩定期(Useful Life)元件衰退期(Wearout Life) ：操作時間比較長者。電子遷移現象和熱載子效應，通常在產品运用甚久之衰退期才會發生。缺点情形之統計分析 ：指數型之分佈函數运用在运用者之穩定期Log-normal分佈函數用在操作時間很長之衰退老化期之分析，如電子遷移現象，熱載子效應及封裝技術。Weibull分佈函數WeI

20、bull分佈大部份用來預測早天期之產品可靠度問題。可靠度測試方法：可靠度測試方法：中高溫操作生命測試中高溫操作生命測試 (High Temperature Operating Life，HTOL)可求出氧化矽、塊材矽基座及金屬離子可求出氧化矽、塊材矽基座及金屬離子之污染之污染 。低溫操作生命測試低溫操作生命測試(Low Temperature Operating Life Test, LTOL)可算出熱電子效應。可算出熱電子效應。 自動劈開測試自動劈開測試(Autoclave Test, Pressure Cooker) 驗正塑膠封裝技術之可靠度及金屬連線驗正塑膠封裝技術之可靠度及金屬連線與銲墊的腐蝕問題與銲墊的腐蝕問題 溫濕度測試(Temperature/Humidity with Bias Test )通常加上直流偏壓，而記錄其電性行為之可靠度。溫度週期和熱撞擊(Temperature Cycle and Thermal Shock)可來預測封裝時之缺陷，如應力不平衡，晶粒貼合，焊接線及封裝龜裂等問題。 高溫儲存測試(High Temperature Storage)可來加速測試機械封裝應力