数电课程实验报告

1、.数字电子技术课程设计报告设计题目 : 数字钟班级学号： 1407080701221 1407080701216 1407080701218学生：志强企海清指导教师：周玲时间： 2016.6.15-2016.6.16Word文档数字电子技术课程设计一、设计题目 ：数字钟的设计一、设计任务与要求：1.时钟显示功能，能够以十进制显示“时”、“分”、“秒”。其中时24为进制，分秒为 60 进制。2. 其他功能扩展：（ 1）设计一个电路实现时分秒校准功能。（ 2）闹钟功能，可按设定的时间闹时。（ 3）设计一个电路实现整点报时功能等。在 59 分 51 秒、53 秒、55 秒、57 秒输出 750Hz音

2、频信号，在 59 分 59 秒时输出 1000Hz 信号，音频持续 1s，在 1000Hz 荧屏结束时刻为整点。二、设计方案：数字电子钟由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准 ,然后经过分频器输出标准秒脉冲。 秒计数器满 60 后向分计数器进位 ,分计数器满 60 后向小时计数器进位 ,小时计数器按照“24 翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校时、校分。三、芯片选定及各单元功能电路说明：实验器材及主要器件（ 1） CC45116 片（ 2） 74LS905 片（ 3） 7

3、4LS922 片（ 4） 74LS1911 片（ 5） 74LS005 片（ 6） 74LS043 片2（ 7） 74LS741 片（ 8） 74LS2O2 片（ 9） 555 集成芯片1 片（ 10）共阴七段显示器6 片（ 11）电阻、电容、导线等若干 振荡器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。一般来说，般来说，振荡器的

4、频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器 555 与 RC 组成的多谐振荡器。如图 1 所示。设振荡频率 f=1KHz ，R 为可调电阻，微调 R1 可以调出 1KHz 输出。图 1分频器由于振荡器产生的频率很高，要得到秒脉冲，需要分屏电路。本实验由集成电路定时器 555 与 RC 组成的多谐振荡器，产生 1KHz 的脉冲信号。故采用 3 片中规模集成电路计数器 74LS90 来实现，得到需要的秒脉冲信号。3图 2计数器秒脉冲信号经过6 级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为

5、十二进制。（ 1）六十进制计数由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之秒数目的累加， 并达到 60 秒时产生一个进位信号， 所以，选用一片 74LS90 和一片 74LS92组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。如图3 所示。图 34（ 2）十二进制计数“12 翻 1”小时计数器是按照“01 02 03 11 12 01 02 ”规律计数的，这与日常生活中的计时规律相同。在此实验中，小时的个位计数器由4 位二进制同步可逆计数器 74LS191 构成，十位计数器由D 触发器 74LS74 构

6、成，将它们级连组成“12 翻 1”小时计数器。计数器的状态要发生两次跳跃：一是计数器计到9，即个位计数器的状态为Q03Q02Q01Q00=1001 ，在下一脉冲作用下计数器进入暂态1010，利用暂态的两个1 即Q03Q01 使个位异步置 0，同时向十位计数器进位使Q10=1 ；二是计数器计到 12 后，在第13 个脉冲作用下个位计数器的状态应为 Q03Q02Q01Q00=0001 ，十位计数器的 Q10=0 。第二次跳跃的十位清 0 和个位置 1 信号可由暂态为1 的输出端 Q10， Q01，Q00 来产生。CP十位个位CP十位个位Q10Q03Q02Q01Q00Q10Q03Q02Q01Q000

7、00000801000100001901001200010010103000114001001010000500101111000160011012100107001111300001图 4M12 计数器功能表译码器5译码是指把给定的代码进行翻译的过程。计数器采用的码制不同， 译码电路也不同。 CC4511驱动器是与 8421BCD 编码计数器配合用的七段译码驱动器。CC4511 配有灯测试 LT、动态灭灯输入 RBI，灭灯输入 / 动态灭灯输出 BI/RBO,当 LT=0 时， CC4511 出去全 1。显示器本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显

8、示器 ,CC4511 译码器对应的显示器是共阴极显示器。校时电路当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。对校时的要，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。需要注意的时， 校时电路是由与非门构成的组合逻辑电路，开关 S1 或 S2 为“0”或1“”时，可能会产生抖动，为防止这一情况的发生我们接入一个由RS 触发器组成的防抖动电路来控制。S1S2功能11计数01校分10校时图 5校时开关的功能表6图 6校时电路 闹时电路数字钟在指定的时刻发出信号，或驱动音响电路“闹

9、时”，或对某装置的电源进行接通或断开“控制”。不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。例如要求上午 7 时 59 分发出闹时信号，持续时间为 1 分钟。本实验设计为 7 时 59 分时，音响电路的晶体管导通，则扬声器发出 1KHz 的声音。持续 1 分钟到 8 点整晶体管因输入端为“0”而截止，电路停闹。图 7闹时电路7（ 2）整点报时电路整点报时电路的功能要，每当数字钟计时快要到整点时发出声响，通常按照4低音 1高音的顺序发出间断声响，以最后一声高音结束的时刻为整点时刻。设4 声低音（约 500Hz）分别发生在 59 分 51 秒、 53秒、 55

10、秒及 57 秒，最后一声高音（约1KHz）发生在 59 分59 秒，它们的持续时间均为1 秒。根据以上设定可得到电台正点报时时的分十位状态Q2M2Q0M2=11 （0101），分个位的状态为 Q3M1Q0M1=11 （1001），秒十位状态为Q2S2Q0S2=11（0101），秒个位的状态为 Q0S1=1（1、3、5、7、9）。而发低音还是高音只与秒个位有关，根据设定可列表如表1所示：由表中的状态可总结出如下结论：秒个位的第三位Q3S1 可用来作为鸣低音或高音的控制信号，即Q3s1=0 时，输入 500Hz 的低频信号至音响电路Q3S1=1 时，输入 1kHz 的高频信号至音响电路。CP（秒）

11、 Q3S1QQ1S1Q0S1功能Cp(秒 )Q3S1QQ Q0S1功能2S12S11S1500000560110停510001低音570111低音520010停581000停530011鸣低音591001高音540100停000000停550101低音正点报时状态功能表8图 8报时电路四、整体电路原理图及实验1、 实验基本原理数字电子钟的逻辑框图如图 9 所示。它由 555 集成芯片构成的振荡电路、 分频器、计数器、显示器和校时电路组成。 555 集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。图 99由图 1 到图 8

12、 所示的数字中系统组成框图按照信号的流向分级安装，逐级级联。这里的每一级是指组成数字中的各个功能电路。2、整个电路的组装及调试：扩展电路检查均无连线错误并且显示正常后，将两个电路连为一个整体，接上+5V 电源。观察时钟是否显示正常；是否在上午 7 时 59 分发出闹时信号，持续时间一分钟；是否有四声低音分别发生在 59 分 51 秒、 53 秒、 55 秒及 57 秒，最后一声高音在 59 分 59 秒，它们持续时间均为 1 秒。若不正常则检查电路各个部分，直到得到满意的结果。我们圆满完成了这次的课程设计。图 10数字钟的主体电路逻辑图五，设计体会及改进意见：1实验过程中遇到的问题及解决方法（

13、 1）七段显示器与七段译码器的测量把显示器与 CC4511 相连，第一次接时，数码管完全没有显示数字，检查后发现是数码管未接地而造成的，接地后发现还是无确显示数字，用万用表检测后，发现是因芯片引脚有些接触不良而造成的，所以确认芯片是否接触良好是非常重要的一件事。（ 2）时间计数电路的连接与测试10六进制、十进制都没有什么大的问题，只是芯片引脚的老问题，只要重新插过芯片就可以解决了。但在六十进制时，按图接线后发现，显示器上的数字总是 100 进制的，而不是六十进制，检测后发现无论是线路的连通还是芯片的接触都没有问题。最后，在重对连线时发现是线路接错引脚造成的，改过之后，显示就正常了。（ 3）校正

14、电路因上面程因引脚接错而造成错误， 所以校正电路是完全按照仿真图所连的， 在测试时，开始进行时校时时，没有出现问题，但当进行到分校时时，发现计数电路的秒电路开始乱跳出错。因此，电路一定是有地方出错了，在反复对照后，发现是因为在接入校正电路时忘了把秒十位和分个位之间的连线拿掉而造成的。2 设计体会通过此次的课程设计，总体来说，收获颇丰，无论是在培养自己的实验动手能力还是培养自己的性情方面。在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其集体的使用方法。将已学过的比较零散的数字电路知识有机的、系统的联系起来，培养综合分析、设计电路的能力。在连接六进制，十进制，六十进制的进位及二十四进制的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在并及时纠正了。在摸索该如何设计程序使之实现所需功能的过程中，培养了我的设计思维，使我们在逻辑电路的分析和设计上有了很大的进步， 加深了我们对计数器、 分频器、振荡器的认识，进一步增加了对一些常见器件的了解，我们还深刻认识到数字电路这门课程对科学发展的重要性。同时，查阅参考书的独立思考能力以