大规模集成电路MOS集成电路器件基础ppt课件

1、第三章第三章 MOS集成电路器件根底集成电路器件根底 n3.1 MOS场效应管场效应管(MOSFET)的构造及符号的构造及符号 n3.2 MOS管的电流电压特性管的电流电压特性 n3.3 MOS电容电容 n3.4 MOS管的管的Spice模型参数模型参数 n3.5 MOS管小信号等效电路管小信号等效电路 3.1 MOS场效应管场效应管(MOSFET)的构造及符号的构造及符号 3.1.1 NMOS管的简化构造管的简化构造NMOS管的简化构造如图管的简化构造如图器件制造在器件制造在P型衬底上型衬底上两个重掺杂两个重掺杂N区构成源区和漏区构成源区和漏区，区，重掺杂多晶硅区重掺杂多晶硅区(Poly)作

2、为栅作为栅极极一层薄一层薄SiO2绝缘层作为栅极与绝缘层作为栅极与衬底的隔离衬底的隔离NMOS管的有效作用就发生在管的有效作用就发生在栅氧下的衬底外表栅氧下的衬底外表导电导电沟道沟道(Channel)上。上。宽长比宽长比(W/L)和氧化层厚度和氧化层厚度tox 衬底的衔接 (a) PMOS管； (b) NMOS管NPPBSGDN 型 衬 底(a)BSGDPNNP 型 衬 底(b)UDDn 3.1.2 N阱及PMOSn 为了使MOS管的电流只在导电沟道中沿外表流动而不产生垂直于衬底的额外电流， 源区、 漏区以及沟道和衬底间必需构成反偏的PN结隔离， 因此， NMOS管的衬底B必需接到系统的最低电

3、位点(例如“地)， 而PMOS管的衬底B必需求接到系统的最高电位点(例如正电源UDD)。 衬底的衔接如下图。 互补型CMOS管N阱中的PMOSPNNBSGDP 型衬底PGPDNBN阱Sn 在互补型CMOS管中， 在同一衬底上制造NMOS管和PMOS管， 因此必需为PMOS管做一个称之为“阱(Well)的“部分衬底 。 MOS管常用符号 DBSGNMOSSBDGPMOS(a)DNMOSBGSSPMOSBGD(b)DSNMOSSDGPMOS(c)DNMOSGSSPMOSGD(d)Gn 3.1.3 MOS管符号n 加强型MOS管的4种常用符号如下图， 其中NMOS管的衬底B应接地， PMOS管的衬底

4、B接UDD。3.2 MOS管的电流电压特性管的电流电压特性 n 3.2.1 MOS管的转移特性n其中UTHN(UTHP)为开启电压， 或称阈值电压(Threshold Voltage)。 在半导体物理学中， NMOS的UTHN定义为界面反型层的电子浓度等于P型衬底的多子浓度时的栅极电压。 uGSiDiDPMOSuGSUTHPUTHNNMOSOn 3.2.2 MOS管的输出特性n 加强型NMOS管的输出特性如图 所示。n栅极电压超越阈值电压UTHN后， 开场出现电流且栅压uGS越大， 漏极电流也越大的景象， 表达了栅压对漏极电流有明显的控制造用。n 漏极电压UDS对漏极电流ID的控制造用根本上分

5、两段， 即线性区(Linear)和饱和区(Saturation)。线性区 饱和区(恒流区)IDUGS5 VUGS2.5 VUGS1.5 VUDSO线性区 饱和区(恒流区)IDUGS5 VUGS2.5 VUGS1.5 VUDSOn 线性区和恒流区是以预夹断点的连线为分界限的(图中虚线所示)。 在栅压UGS一定的情况下， 随着UDS从小变大， 沟道将发生变化。n假设假设UDS=UGS-UTH , 那么那么沟道在漏区边境上被夹断，沟道在漏区边境上被夹断， 因此该点电压称为预夹断电压。因此该点电压称为预夹断电压。 n在此点之前，即在此点之前，即UDSUGS-UTH ，管子任务，管子任务在恒流区，在恒流

6、区， 此时此时UDS增大，增大， 大部分电压降在夹断区，大部分电压降在夹断区， 对对沟道电场影响不大，沟道电场影响不大， 因此电因此电流增大很小。流增大很小。n 电流源区(N)漏区(N)反型层UDS UGS UTH(线性区)UDS UGS UTH(预夹断)UDS UGS UTH(恒流区)电流电流源区(N)源区(N)漏区(N)漏区(N)线性区 饱和区(恒流区)IDUGS5 VUGS2.5 VUGS1.5 VUDSOn非饱和区I-V特性(线性区)n (0VDSVGS-VTN)/dJ =Q v L1J =EEnvE/ndJQEL/ndQLLdWQdR=dyr/sdy反型层( )( )oxGSTNQ

7、yCVVV y( )dndndydydRdyLsQ WLQ y W( )( )DSDSnIdydV yIdRQ y W1dnLQn 3.2.3 MOS管的电流方程n 00()DSLVDSnoxGSTNIdyWCVVV dV两边做定积分22()2DSGSTNDSDSK WIVVVVL0noxnoxoxKCt NWKL NMOS器件增益系数21()2DSNGSTNDSDSIVVVV与工艺相关的与设计相关的( )( )DSDSnIdydV yIdRQ y W NMOS器件跨导系数n饱和区I-V特性(0VGS-VTNVDS)GSTNDSVVV22()()22NDSGSTNGSTNK WIVVVVL假设

8、忽略沟道长度缩短(L比较大)，那么：线性区线性区此式常用于人工估算电路性能。n在亚微米以下，思索沟道长度缩短deffdDSDSdXLLXLVdV2()2DSGSTNeffK WIVVL22()2effDSGSTNDSeffDSdLIK WVVVLdV 由上两式：由上两式：在Xd0(Leff=L)处：0dDSDSdXDSDSIIdXVL dV定义厄雷电压：定义厄雷电压：1()/DSdADSDSDSIdXVLLVdV定义沟道长度调制系数：定义沟道长度调制系数：1/AV(1)deffDSDSDSdXLLVLVdV21111 ()DSeffDSVLVLlVDS1，忽略上式的二次项：11(1)DSeff

9、VLL得到：2() (1)2DSGSTNDSK WIVVVL较为准确的二级近似模型。较为准确的二级近似模型。一级近似，不思索沟道长度调制效应IDS不随VDS变化，输出电阻无穷大。二级近似，思索沟道长度调制效应，二级近似，思索沟道长度调制效应，IDS随随VDS变化，沟道长度调制系数变化，沟道长度调制系数l通常由实验数据得到。通常由实验数据得到。沟道长度调制效应所引起的饱和区有限斜率n截至区VGS-VTN0，没有构成沟道，晶体管不导通。nIDS=0NMOS晶体管I-V特性总结n截至区：VGS-VT0n线性区：0VDSVGS-VTn饱和区：0VGS-VTVDS2() (1)2DSGSTNDSeffK

10、WIVVVL00.511.522.50123456x 10-4VDS (V)IDS (A)VGS= 2.5 VVGS= 2.0 VVGS= 1.5 VVGS= 1.0 V线性区饱和区VDS = VGS - VT截至区VGSGSDBVDSIDS2() (1)2DSGSTNDSK WIVVVL22()2DSGSTNDSDSK WIVVVVL0DSINMOS transistor, 0.25um, Ld = 10um, W/L = 1.5, VDD = 2.5V, VT = 0.4V定义：过驱动电压VOD=VGSVTnPMOS在截止区、 线性区、 恒流区的电流方程： )1 (2)(22022DSpT

11、HPGSoxpDSDSTHPGSoxPDPUUULWCUUUULWCI|UGS|UTHP|(截止区) |UDS|UGS|-|UTHP| (恒流区)可知，可知， 电流与宽长比电流与宽长比(W/L)成正比。成正比。nUTHN、 UTHP开启电压(阈值电压)。 假设UDD=5 V， 那么加强型NMOS管： n UTHN(0.140.18)UDD0.7 0.9 Vn 加强型PMOS管： n UTHP-0.16|UDD|-0.8 Vn 耗尽型MOS管： n UTH-0.8UDD-4 Vn n、 p沟道调制系数， 即UDS对沟道长度的影响。n 对NMOS VUVUApAn/02. 01/01. 01对对P

12、MOS 沟道调制系数=1/UAUA(厄尔利电压)OiDUGSuDSn 对于典型的0.5 m工艺的MOS管， 忽略沟道调制效应， 其主要参数如表所示。 表 3 - 1 0.5 m工艺MOS管的典型参数 n 假定有一NMOS管， W=3 m, L=2 m, 在恒流区那么有:AVVmmVAUULWKIVUTHGSDGS93)7 . 02(23/7321)(22222假设UGS=5 V, 那么 mAVVmmVAID0 . 1)7 . 05(23/732122n 3.2.4 MOS管的输出电阻n 1. 线性区的输出电阻 n根据线性区的电流方程， 当UDS很小(UDS2(UGS-UTH)时， 可近似有DS

13、HTGSoxnDSDSHTGSoxnDUUULWCUUUULWCI)()(222 输出电阻RON为 )(1THGSoxnDDSONUULWCIUR2. 恒流区的输出电阻恒流区的输出电阻 根据恒流区的电流方程根据恒流区的电流方程DQADQnTHGSoxnnDDSONIUIUULWCIUR1)(212假设UA=200 V, 任务点电流ID=1 mA， 那么kmVVIURDQAON2001200任务点越低， IDQ越小， 输出电阻越大。2(1)2noxDNGSTHNnDSCWIUUUL 3.2.5 MOS管的跨导gm 恒流区的电流方程在忽略沟道调宽影响时为平方律方程， 即22THGSoxnDUULW

14、CI那么UGS对ID的控制才干参数gm为THGSDDoxnTHGSoxnGSDmUUIILWCUULWCUIg22)( 可见，可见， 在在W/L不变的情况下，不变的情况下， gm与与(UGS-UTH)成线成线性关系，性关系， 与与ID的平方根成正比；的平方根成正比； 在在ID不变的情况下，不变的情况下， gm与与(UGS-UTH)成反比。成反比。 其变化曲线分别如下图。其变化曲线分别如下图。2()2DDmnoxGSTHnoxDGSGSTHIIWWgCUUCIULLUU gm随电压(UGS-UTH)和漏电流ID的变化关系曲线gmOUGSUTHgmOID(W / L)不变(W / L)不变(a)(

15、b)gmOID不变(c)UGSUTH 3.2.6 体效应与背栅跨导gmb 前面一切结论是在衬底与源极等电位的前提下得出来的， 但在集成电路中， 在同一硅片衬底上要做许多管子， 为保证它们正常任务， 普通N管的衬底要接到全电路的最低电位点, P管的衬底接到最高电位点UDD。 但是，有些管子的源极与衬底之间存在电位差，而且，其PN结反偏，即UBS0 。 UBS0的MOS 管V2V2V1G2G1S2B1S1UDDB2n 当UBS0 时， 沟道与衬底间的耗尽层加厚， 导致阈值电压UTH增大， 沟道变窄， 沟道电阻变大， iD减小， 人们将此称为“体效应、 “背栅效应或“衬底调制效应。 思索体效应后的阈

16、值电压UTH为BSTHOTHUUU2式中：式中： UTHOUBS=0 时的阈值电时的阈值电压；压；体效应系数，体效应系数， 的典型值在的典型值在0.3 V1/20.4 V1/2之间。之间。 UBS0的MOS 管V2V2V1G2G1S2B1S1UDDB2 引入背栅跨导引入背栅跨导gmb来表示来表示UBS对漏极电流的影响，对漏极电流的影响， 其其定义为定义为BSDmbUIg通常用跨导比通常用跨导比来表达背栅跨导来表达背栅跨导gmb与栅跨导与栅跨导gm的关系：的关系： 2 . 01 . 0mmbgg式中的gm为栅跨导(gm=ID/UGS)。 UBS0的MOS 管V2V2V1G2G1S2B1S1UDD

17、B2 3.2.7 场效应管亚阈区特性 实验和实际证明， MOS管在弱反型层向强反型层过渡的区域曾经存在电流， 不过该电流很小， 因此通常人们以为只需当栅压UGS超越阈值电压UTH后才出现电流。 UGS34 m的MOS管称为“长沟道， 将L3 m的MOS管称为“短沟道， 而将L(W)1 m的MOS管的制造工艺称为亚微米工艺。 1. L、 W尺寸对UTH的影响 在长沟道器件中， 阈值电压UTH与沟道长度L和沟道宽度W的关系不大； 而在短沟道器件中， UTH与L、 W的关系较大。 如下图， UTH随着L的增大而增大， 随着W的增大而减小。UTH / V01234Nsub 1017cm3Nsub 10

18、16cm3UTH / VL/mW/m0246810(a)(b)2. MOS管的特征频率管的特征频率fT MOS管的特征频率为管的特征频率为21Tf其中其中, 为电子在沟道中的渡越时间，为电子在沟道中的渡越时间， 有有 DSnnnULELL2 L为沟道长度， n为电子迁移率， E为沟道电场强度(E=UDS/L)。22 LUfDSnT 以上分析阐明：以上分析阐明： MOS场效应管的性能与宽长比场效应管的性能与宽长比(W/L)有很有很强的依赖关系强的依赖关系; 沟道长度沟道长度L越小，越小， fT及及gm越大，越大， 且集成度且集成度越高越高, 因此，因此， 减小器件尺寸有利于提高器件性能。减小器件

19、尺寸有利于提高器件性能。 提高载流子迁移率提高载流子迁移率有利于增大有利于增大fT及及gm， NMOS的的n比比PMOS的的p大大24 倍，倍， 所以所以NMOS管的性能优于管的性能优于PMOS管管; 体效应体效应(衬底调制效应衬底调制效应)、 沟道调制效应沟道调制效应(与与UA)和亚阈区均属于二阶效应，和亚阈区均属于二阶效应， 在在MOS管参数管参数中应有所反映。中应有所反映。 3.3 MOS电容电容 集成电路器件构造中，集成电路器件构造中， 将导电层以绝将导电层以绝缘介质隔离就构成了电容。缘介质隔离就构成了电容。 MOS集成电路集成电路中的寄生电容主要包括中的寄生电容主要包括MOS管的寄生

20、电容管的寄生电容以及由金属、以及由金属、 多晶硅和分散区连线构成的多晶硅和分散区连线构成的连线电容。连线电容。 寄生电容及与其相连的等效电寄生电容及与其相连的等效电阻的共同作用决议了阻的共同作用决议了MOS电路系统的动态电路系统的动态呼应开关速度，呼应开关速度， 一个接有负载的一个接有负载的MOS逻辑门输出端的总的负载电容包括下面几逻辑门输出端的总的负载电容包括下面几部分：部分： (1) 栅极电容：栅极电容： 与该逻辑门输出端相连各管的输入电容。与该逻辑门输出端相连各管的输入电容。 (2) 分散区电容：分散区电容： 与该逻辑门输出端相连的漏区电容。与该逻辑门输出端相连的漏区电容。 (3) 布线

21、电容：布线电容： 该逻辑门输出端连到其它各门的连线构成的该逻辑门输出端连到其它各门的连线构成的电容。电容。 1. MOS电容特性 MOS电容的特性与栅极上所加的电压严密相关， 这是由于半导体的外表形状随栅极电压的变化可处于积累层、 耗尽层、 反型层三种形状。 1) 积累层积累层 对对P型衬底资料上的型衬底资料上的N型型MOS器件，器件， 当当UG0时，时， 栅极上的负电荷吸引衬底中的空穴趋向硅的外表，栅极上的负电荷吸引衬底中的空穴趋向硅的外表， 构成积构成积累层。累层。 这时，这时， MOS器件的构培育像平行平板电容器，器件的构培育像平行平板电容器， 栅栅极和高浓度空穴积累层分别是平板电容器的

22、两个极板。极和高浓度空穴积累层分别是平板电容器的两个极板。 由于积累层本身是和衬底相连的，由于积累层本身是和衬底相连的， 所以栅电容可所以栅电容可近似为近似为AtCoxox00式中式中:0真空介电常数；真空介电常数； oxSiO2的相对介电常数，的相对介电常数， 其值是其值是3.9； toxSiO2层的厚度层的厚度; A栅极的面积。栅极的面积。 2) 耗尽层耗尽层 当当0UGUT， 这时这时P型衬型衬底中的电子少数载流子被吸引到外表，底中的电子少数载流子被吸引到外表， 构成反型构成反型层，层， 实践上就是实践上就是N型导电沟道。型导电沟道。 由于在栅极下面构成了一个导电才干很强的反型由于在栅极

23、下面构成了一个导电才干很强的反型层，层， 在低频时，在低频时， 栅极电容又变为栅极电容又变为C0。但是，。但是， 反型层反型层中的载流子电子不能跟随栅电压的高频变化，中的载流子电子不能跟随栅电压的高频变化， 因因此，此， 高频时的栅极电容依然是最大耗尽形状下的栅极高频时的栅极电容依然是最大耗尽形状下的栅极电容，电容， 即即CGB=C0 频率低于频率低于100 HzdeppdeGBCCCCC00高频高频 2. MOS器件的电容 上面仅仅讨论了MOS器件中栅极对衬底的电容， MOS器件中完好的寄生电容如下图。 MOS器件电容 (a) 寄生电容表示图； (b) 寄生电容电路符号表示图衬底栅极CGBC

24、GSCGD栅氧化层CDB漏极沟道CSB源极(a)CGDCDBCSBCGSCGB衬底(b)耗尽层GDS CGS、 CGD栅极对沟道的集总电容， 分别集中在沟道的源区端和漏区端； CSB、 CDB分别为源区和漏区对衬底的电容； CGB栅极对衬底的电容。 图b是用寄生电容的电路符号绘制的MOS器件电容模型表示图， 由图可见, M O S 器 件 栅 极 电 容 由 三 部 分 组 成 ： CG=CGS+CGD+CGB衬底栅极CGBCGSCGD栅氧化层CDB漏极沟道CSB源极(a)CGDCDBCSBCGSCGB衬底(b)耗尽层GDSCG=CGS+CGD+CGB衬底栅极CGBCGSCGD栅氧化层CDB漏

25、极沟道CSB源极(a)CGDCDBCSBCGSCGB衬底(b)耗尽层GDS MOS管的栅极电容在三个任务区的特性是不一样的，管的栅极电容在三个任务区的特性是不一样的， 下面下面分别阐明。分别阐明。 (1) 截止区截止区UGSUDS。 在线性区耗尽层深度根本不变， 所以CGB为常数。 但此时导电沟道曾经构成， CGS 和CGD就必需加以思索， 这两个电容与栅极电压的大小有关， 其值可用下式估算：AtCCoxoxGDGS021CG=CGS+CGD+CGB衬底栅极CGBCGSCGD栅氧化层CDB漏极沟道CSB源极(a)CGDCDBCSBCGSCGB衬底(b)耗尽层GDS (3) 饱和区UGS-UTU

26、DS。 此时沟道是一强反型层， 接近漏区的一端被夹断， 因此CGD=0， 而CGS添加为AtCoxoxGS032MOS栅极电容近似值 表中=0ox 总的栅极电容与UGS的关系 1.00GCC0OUTUGS MOS管总的栅极电容的某些成分和栅极电压有管总的栅极电容的某些成分和栅极电压有严密联络，严密联络， 但总的栅极电容只需在开启电压附近随但总的栅极电容只需在开启电压附近随UGS变化较大，变化较大， 其它区域均近似等于栅氧化层电容其它区域均近似等于栅氧化层电容C0。 对于数字电路中的开关式器件，对于数字电路中的开关式器件， UGS可以很快可以很快经过该区域，经过该区域， 因此，因此， 通常可以以

27、为通常可以以为AtCCoxoxG00 3. 分散区电容 MOS管的源区和漏区都是由浅的N+分散区或P+分散区构成的， 分散区也用作互连线。 这些分散区对衬底或阱就有寄生电容存在， 寄生电容的大小与将分散区和衬底或阱隔开的耗尽层的有效面积成正比， 与分散区和衬底或阱之间的电压有关。 由于分散区总是有一定深度的， 分散区对衬底或阱的结面积就包括底部面积和周围的侧壁面积两部分。 a多晶硅ba源扩散区漏扩散区栅极场氧衬底(a)bCjpCjpCjpCjp扩散区(b)耗尽层 3. 分散区电容 a多晶硅ba源扩散区漏扩散区栅极场氧衬底(a)bCjpCjpCjpCjp扩散区(b)耗尽层 分散区的厚度往往可以看

28、成一个常数，分散区的厚度往往可以看成一个常数， 这样侧壁面这样侧壁面积就和侧壁周长成正比。积就和侧壁周长成正比。 因此因此, 总的分散电容可表示为总的分散电容可表示为 Cd=Cja(ab)+Cjp(2a+2b) 式中：式中： Cja分散区底部每平方微米的分散电容；分散区底部每平方微米的分散电容； Cjp分散区侧壁每微米周长的分散电容；分散区侧壁每微米周长的分散电容； a, b分分散区的长和宽。散区的长和宽。 3. 分散区电容 分散区的厚度往往可以看成一个常数，分散区的厚度往往可以看成一个常数， 这样侧壁面这样侧壁面积就和侧壁周长成正比。积就和侧壁周长成正比。 因此因此, 总的分散电容可表示为总

29、的分散电容可表示为 Cd=Cja(ab)+Cjp(2a+2b) 式中：式中： Cja分散区底部每平方微米的分散电容；分散区底部每平方微米的分散电容； Cjp分散区侧壁每微米周长的分散电容；分散区侧壁每微米周长的分散电容； a, b分分散区的长和宽。散区的长和宽。 侧墙沟道axj沟道注入停顿位置 (NA+)源底面 (ND)b衬底 (NA)pn结深典型N阱1 m工艺分散电容值 (单位： pF/m2) 由于耗尽层的厚度和结两边的电压Uj有关， 所以Cja 和Cjp都是结电压Uj的函数， 即mBjjjUCC10式中：Cj0Uj = 0时的结电容; B结的内建电势约为0.6 V; m梯度因子， 它与结附

30、近的杂质分布有关约为0.30.5。 4. 布线电容 金属、 多晶硅、 分散区常被用作互连线， 它们相互之间以及它们与衬底之间都会构成电容。 采用简单的平行板电容器模型可粗略估计这些电容值的大小为AtC式中:介质的绝对介电常数； t介质的厚度; A互连线的面积。 平行板电容模型忽略了由边缘电场引起的边缘效应。 互连线对衬底及互连线之间都有边缘效应， 这样估算的电容比实践值要小。 随着连线的宽度和高度按比例减少， 边缘效应的影响就更加显著。 要进一步提高估算精度， 就要采用其它更为复杂的模型。平行板电容及边缘效应衬底边缘电容互连线SiO2衬底边缘电容3.4 MOS管的Spice模型参数 目前许多数模混合计算机仿真软件的内核都是Spice。 计算机仿真(模拟)的精度很大程度上取决于器件模型参数的准确性和算法的科学先进性。 了解Spice模型参数的含义对于正确设计集成电路是非常重要的。 表给出MOS管的Spice主要模型参数的符号 、 含义和0.5 m工艺的参