精品资料（2021-2022年收藏）空调系统状态机的设计

1、EDA技术实用教程 设计报告 题 目： 空调系统状态机的设计 学 院： 电子信息与电气工程学院 专 业:_ 班 级：_ 姓 名： _ 学 号： _ 2016 年6月25日引言： Verilog HDL 作为当今国际主流的HDL语言，在芯片的前端设计中有着广泛的应用。它的语法丰富，成功地应用于设计的各个阶段：建模、仿真、验证和综合等。可综合是指综合工具能将 Verilog HDL 代码转换成标准的门级结构网表，因此代码的描述必须符合一定的规则。大部分数字系统都可以分为控制单元和数据单元两个部分，控制单元的主体是一个状态机，它接收外部信号以及数据单元产生的状态信息，产生控制信号，因而状态机性能的好

2、坏对系统性能有很大的影响。有许多可综合状态机的 Verilog 代码描述风格，不同代码描述风格经综合后得到电路的物理实现在速度和面积上有很大差别。优秀的代码描述应当易于修改、易于编写和理解，有助于仿真和调试，并能生成高效的综合结果。状态机： 状态机及其设计技术是实用数字系统设计中的重要组成部分，也是实现高效率、高可靠和高速控制逻辑系统的重要途径。广义而论，只要是设计触发器的电路，无论电路大小都能归结为状态机。因此，对于数字系统设计工程师，面对的主要是时序电路设计，状态机的概念则是必须贯穿于整个设计始终的最基本的设计思想和设计方法。在现代数字系统设计中，状态机的设计对系统的高速性能、高可靠性、稳

3、定性都具有决定性的作用。 有限状态机应用广泛，特别是对那些操作和控制流程非常明确的系统设计，在数字通信领域、自动化控制领域、CPU设计领域以及家电设计等领域都拥有重要的和不可或缺的地位。摘要： 空调系统状态机控制是以可编程逻辑控制器为核心，配以各种各种传感器、状态机、分频器等实现控制，能确保空调末端温度供给，降低系统运行费用和时间，从而节约能源。它必将日趋成熟，在人类的生活中大显身手。关键字： FPGA，Verilog HDL，空调系统状态机，代码描述。正文： 一、空调原理 空调分为制冷和制热两类，按照其作用不同有制冷原理和制热原理。 1、制冷原理 空调器通电后，制冷系统内的低压蒸汽被压缩机吸

4、入并压缩为高压蒸汽后排至冷凝器。同时轴流风扇吸入的室外空气流经冷凝器，带走制冷剂放出的热量，使高压制冷剂蒸汽凝结为高压液体。高压液体经过过滤器节流机构后喷入蒸发器，并在相应的低压下蒸发，吸取周围的热量。同时贯流风扇使空气不断进入蒸发器的肋片间进行热交换，并将放热后变冷的空气送向室内，如此室内空气不断循环流动，达到降低温度的目的。 2、制热原理 热泵制热是利用制冷系统的压缩冷凝器来加热室内空气。空调器在制冷工作时，低压制冷剂液体在蒸发器内蒸发吸热而高温高压制冷剂在冷凝器内放热冷凝。热泵制热是通过电磁换向，将制冷系统的吸排气管位置对换。原来制冷工作蒸发器的室内盘管变成制热时的冷凝器，这样制冷系统在

5、室外吸热向室内放热，实现制热的目的。 二、FPGA实现空调系统状态机控制原理 空调系统状态机，它的两个输入端TEMP-HIGH和TEMP-LOW分别与传感器相连（用两位拨码开关模拟），用于检测室内温度。如果室内温度正常，则TEMP-HIGH和TEMP-LOW均为0。如果室内温度过高，则TEMP-HIGH为“1”， TEMP-LOW为“0”。如果室内温度过低，则TEMP-HIGH为“0”， TEMP-LOW为“1”。 根据TEMP-HIGH和TEMP-LOW的值来判断当前的状态，如太热，则在液晶上显示TOO-HOT，并将输出端COOL置为“1”，并显示，表明现在开始制冷；如太冷，则在液晶上显示T

6、OO-COLD，并将输出端HEAT置为“1”，并显示，表明现在开始加热；如适中，则在液晶上显示JUST-RIGHT，COOL和HEAT都为“0”。其原理方框图如下所示：图1-2 空调状态机控制原理方框图COOLHEATTEMP_HIGHTEMP_LOW 空调系统状态机 三、设计过程规划 1、用温度传感器（用两位拨码开关模拟）采集温度，并转换。 2、通过两个拨码开关控制显示TOO HOT、TOO COOL和JUST_RIGHT这三种空调状态。 3、显示TOO HOT的时候，灯1亮，同时蜂鸣器开始报警。显示TOO COOL的时候灯2亮，同时蜂鸣器开始报警。 4、通过另外两个拨码开关控制制冷和制热两

7、种状态。制冷的时候，显示COOL 为1，蜂鸣器停止报警。制热的时候，显示HEAT 为1，蜂鸣器停止报警。四、设计步骤与实现 1、新建工程 如下图：a 图 b 图 c 图 d图 a图 b图 C图 d图2、新建 Verilog HDL file （1）新建: 3、在新建Veriog HDL file里编写相应的程序并命名为lcd2004.v 4、以上lcd2004.v封装成模块lcd2004.bsf 5、建立新的Verilog HDL file 并命名为fre_div.v.6、fre_div.v封装成模块fre_div.bsf. 7、建立原理图并命名为TOP.bdf8、引脚分配9、 编译执行 10

8、、实验箱上实现。(1) 太热状态：TOO_HOT （2） 制冷状态：TOO_HOT COOL1 (3) 太冷状态：TOO_COLD (4) 制热状态：TOO_COLD HEAT1 (5) 适中状态：JUST RIGHT (6) 整体试验箱连接显示 5、 设计心得 本次课程设计，选题：空调系统状态自动机的设计。为了能够完美又有效率的完成本次设计，我们进行分工合作。由于平时大家都是学理论，没有过实际开发设计的经验，拿到的时候都不知道怎么做。但通过各方面的查资料并学习。我们基本学会了空调系统状态自动机设计的步聚和基本方法。分组工作的方式给了互相合作的机会，提高了与人合作的意识与能力。通过这次设计实践

9、。学会了空调系统状态自动机的基本编程方法，对空调系统状态自动机的工作原理和使用方法也有了更深刻的理解。在对理论的运用中，提高了我们的工程素质，在没有做实践设计以前，我们对知道的掌握都是思想上的，对一些细节不加重视，当我们把程序结合到试验箱调试的时候，问题出现了，不是不能运行，就是运行的结果和要求的结果不相符合。能过解决一个个在调试中出现的问题，我们对空调系统状态自动机的理解得到加强，看到了实践与理论的差距。通过合作，我们的合作意识得到加强。合作能力得到提高。上大学后，很多同学都没有过深入的交流，在设计的过程中，我们用了分工与合作的方式，互相负责一定的部分，同时在一定的阶段共同讨论，以解决分工中个人不能解决的问题，在交流积极发言，和提出意见，同时我们还向别的同学请教。在此过程中，每个人都想自己的方案得到实现，积极向同学说明自己的想法，通过比较选出最好的方案。在这过程也提高了我们的表达能力。在设计的过程中我们还得到了老师的帮助与意见。在学习的过程中，不是每一个问题都能自己解决，向老师请教或向同学讨论是一个很好的方法，不是有句话叫做思而不学则殆。做事要学思结合。通过本次设计，让我