微原11秋04ch2-3堆栈和寄存器ppt课件

1、 电信学院电信学院 信通系信通系 雷斌雷斌 ：25016434 25016434 gropemind163gropemind16320192019秋秋 微机原理及接口技术微机原理及接口技术Autumn 2019 Autumn 2019 Ch2-4 Ch2-4 堆栈和存放器堆栈和存放器 Stack and RegisterStack and Register复习内容复习内容第第2 2章章 8086CPU 8086CPU构造与功能构造与功能微处置器的外部构造微处置器的外部构造微处置器的内部构造微处置器的内部构造微处置器的功能构造微处置器的功能构造微处置器的存放器组织微处置器的存放器组织微处置器的存

2、储器和微处置器的存储器和I/OI/O组成组成微处置器微处置器CPUCPU; ;CPUCPU的内部和外部构造的内部和外部构造; ;微处置器级总线的概念；微处置器级总线的概念；CPUCPU的功能构造的功能构造; ; 80868086存放器构造存放器构造; ;存储器组织与分段、存储器组织与分段、I/OI/O端口地址空间端口地址空间; ;本本 章章 重重 点点 难难 点点本讲重点 堆栈的原理及用途堆栈的原理及用途 暂时快速保管程序环境暂时快速保管程序环境 原理：原理：LIFO后进的先出后进的先出-不同于存储器，无需地址不同于存储器，无需地址，只需求一个指针，只需求一个指针 物理地址向上增长和向下增长物

3、理地址向上增长和向下增长 用于函数调用、中断调用、义务切换等用于函数调用、中断调用、义务切换等 存放器存放器 普通用途和特殊用途普通用途和特殊用途 Design hazard-free and race-free level-sensitive circuit elements 设计出无竞争和险象的电路设计出无竞争和险象的电路 Design digital systems that are reconfigurable for testing 设计出可重配可测试的数字系统设计出可重配可测试的数字系统 Write correct synthesisable VHDL models 编写编写出可综

4、合的出可综合的VHDL模块模块内部构造内部构造 微处置器的总线构造。微处置器的总线构造。外部构造外部构造 微处置器的普通构造微处置器的普通构造 2.1 微处置器的外部构造微处置器的外部构造8086 CPU片有40个管脚，微处置器经过这些引脚与外部的逻辑部件衔接，完成信息的交换。CPU的这些引脚信号称为微处置器级的总线，它应该可以完成以下功能：与存储器之间交换信息(指令及数据)；与I/O设备之间交换信息；能输入和输出必要的信号。 微处置器的外部构造如图2.1所示CPU接口地址存储器中的字节00011011. . . . . . . . . .数据线控制线地址线高位决定模块I/O端口I/O端口高位

5、决定端口，2或3个低位选择端口. . . .I/O设备存储器模块按功能分，这些总线可以分为三种：按功能分，这些总线可以分为三种： 1 1传送信息指令或数据的数据总线传送信息指令或数据的数据总线 Data BusData Bus 2 2指示欲传信息的来源或目的地址的地址总指示欲传信息的来源或目的地址的地址总线线 Address BusAddress Bus 3 3管理总线上活动的控制总线管理总线上活动的控制总线 Control BusControl Bus2.1 2.1 微处置器的外部构造微处置器的外部构造 CPU CPU经过地址总线输出地址码来选择某一存经过地址总线输出地址码来选择某一存储单元

6、或某一称为储单元或某一称为I/OI/O端口的存放器，是单向的。端口的存放器，是单向的。 地址码的位数决议了地址空间的大小。地址码的位数决议了地址空间的大小。n n位地址总线可有位地址总线可有 个地址个地址0 -10 -1。1616位地址总线位地址总线 65536 6553664KB64KB2020位地址总线位地址总线 1MB 1MB3232位地址总线位地址总线 4GB 4GB. .地址总线：地址总线：n2n2MB1)1024()2(22210202.1 2.1 微处置器的外部构造微处置器的外部构造8086/80888086/8088地址总线地址总线 20 20位位存储器地址总线存储器地址总线2

7、020位，位， 地址空间地址空间 1MB 1MBI/OI/O地址总线地址总线1616位低位低1616位位 地址空间地址空间 64KB 64KB2.1 2.1 微处置器的外部构造微处置器的外部构造. .数据总线：数据总线： 用于用于CPUCPU和存储器或和存储器或I/OI/O接口之间传送数据，是接口之间传送数据，是双向的。双向的。 微处置器数据总线的条数决议微处置器数据总线的条数决议CPUCPU和存储器或和存储器或I/OI/O设备一次能交换数据的位数，是区分微处置器设备一次能交换数据的位数，是区分微处置器是多少位的根据。是多少位的根据。 8086 CPU8086 CPU的数据总线是的数据总线是1

8、616条，我们就说条，我们就说8086 CPU8086 CPU是是1616位微处置器。位微处置器。2.1 2.1 微处置器的外部构造微处置器的外部构造. .控制总线：控制总线： 管理总线上的活动，用来传送自管理总线上的活动，用来传送自CPUCPU发出的发出的控制信息或外设送到控制信息或外设送到CPUCPU的形状信息，大部分是的形状信息，大部分是单向的，有有一些是双向的。单向的，有有一些是双向的。2.1 2.1 微处置器的外部构造微处置器的外部构造2.2 微处置器的内部构造微处置器的内部构造 微处置器是组成计算机系统的中心部件微处置器是组成计算机系统的中心部件，它具有运算和控制的功能。详细地讲，

9、它具有运算和控制的功能。详细地讲，CPU CPU 应具有下述根本功能应具有下述根本功能: :w进展算术和逻辑运算；进展算术和逻辑运算； w具有接纳存储器和具有接纳存储器和I/OI/O接口来的数据和发送数据接口来的数据和发送数据给存储器和给存储器和I/OI/O接口的才干；接口的才干；w可以暂存少量数据；可以暂存少量数据；w能对指令进展存放、译码并执行指令所规定的能对指令进展存放、译码并执行指令所规定的操作；操作；w能提供整个系统所需的定时和控制信号；能提供整个系统所需的定时和控制信号；w可呼应可呼应I/OI/O设备发出的中断恳求。设备发出的中断恳求。2.2 2.2 微处置器的内部构造微处置器的内

10、部构造1.CPU1.CPU内部构造及各部分功能简介内部构造及各部分功能简介 典型的典型的 CPU CPU 内部构造如图内部构造如图3.1.13.1.1所示。所示。 2.2 2.2 微处置器的内部构造微处置器的内部构造I/O控制逻辑控制逻辑ALUALU控制器控制器任务存放器任务存放器CPUCPU程序计数器程序计数器PC指令存放器指令存放器IR指令译码器指令译码器ID控控 制制 逻逻 辑辑 部部 件件堆栈指示器堆栈指示器SP形状存放器形状存放器PSW地址存放器地址存放器数据存放器数据存放器图图2.22.2典型的典型的CPU内部构造如图内部构造如图2.2所示所示 CPUCPU包括包括算术算术/ /逻

11、辑运算单元逻辑运算单元(ALU)(ALU)控制器控制器任务存放器组任务存放器组I/O I/O 控制逻辑控制逻辑地址存放器地址存放器数据存放器数据存放器2.2 2.2 微处置器的内部构造微处置器的内部构造 算术逻辑运算单元算术逻辑运算单元ALU ALU (Arithmetic/Logic Unit )(Arithmetic/Logic Unit )：它是运算器：它是运算器的中心，几乎一切的算术运算，逻辑运算和的中心，几乎一切的算术运算，逻辑运算和移位操作都是由移位操作都是由 ALU ALU 完成的。完成的。2.2 2.2 微处置器的内部构造微处置器的内部构造 任务存放器：暂存用于寻址和计算过任务

12、存放器：暂存用于寻址和计算过程的信息。任务存放器分为两组：数据存放程的信息。任务存放器分为两组：数据存放器组和地址存放器。但有的存放器兼有双重器组和地址存放器。但有的存放器兼有双重用途。数据存放器用来暂存操作数和中间运用途。数据存放器用来暂存操作数和中间运算结果。地址存放器用于操作数的寻址。算结果。地址存放器用于操作数的寻址。2.2 2.2 微处置器的内部构造微处置器的内部构造 控制器：它是控制器：它是CPUCPU的的“指挥中心，完成指指挥中心，完成指令的读入，存放，译码和执行。从图令的读入，存放，译码和执行。从图3.1.13.1.1中可以看出，普通微处置器中的控制器由中可以看出，普通微处置器

13、中的控制器由6 6部分部分组成：组成：程序计数器程序计数器(PC:Program Counter )(PC:Program Counter )指令存放器指令存放器(IR:Instruction Register)(IR:Instruction Register)指令译码器指令译码器(ID(ID：Instruction Decoder Instruction Decoder ) ) 控制逻辑部件控制逻辑部件 处置机形状字处置机形状字PSWPSWProcessor State Word )Processor State Word )堆栈指示器堆栈指示器(SP) Stack Pointer (SP)

14、 Stack Pointer 2.2 2.2 微处置器的内部构造微处置器的内部构造 用于保管下一条要执行的指令的地址，即由用于保管下一条要执行的指令的地址，即由它提供一个存储器地址，按此地址从对应存储器它提供一个存储器地址，按此地址从对应存储器单元取出的内容，就是要执行的指令。普通指令单元取出的内容，就是要执行的指令。普通指令是顺序存放在存储器内的，所以程序计数器也叫是顺序存放在存储器内的，所以程序计数器也叫指令地址计数器。由此可见，在程序执行过程中指令地址计数器。由此可见，在程序执行过程中要实现程序的转移，就要改动程序计数器要实现程序的转移，就要改动程序计数器 PC PC 的的内容。内容。程

15、序计数器程序计数器PC2.2 2.2 微处置器的内部构造微处置器的内部构造 保管从存储器中读入的当前要执行的指令。保管从存储器中读入的当前要执行的指令。指令存放器指令存放器IR指令译码器指令译码器ID 对指令存放器中保管的指令进展译码分析。对指令存放器中保管的指令进展译码分析。控制逻辑部件控制逻辑部件 根据根据ID对指令的译码分析，发出相应的一系对指令的译码分析，发出相应的一系列的节拍脉冲和电位控制信号，去完成指令列的节拍脉冲和电位控制信号，去完成指令的一切操作。的一切操作。2.2 2.2 微处置器的内部构造微处置器的内部构造处置器形状字处置器形状字PSW 暂存处置器当前的形状。暂存处置器当前

16、的形状。PSWPSW中的各位用来指中的各位用来指示诸如算术运算结果的正示诸如算术运算结果的正/ /负，能否为零，能否有负，能否为零，能否有进位或借位，能否溢出等标志。条件转移指令将进位或借位，能否溢出等标志。条件转移指令将根据根据 PSW PSW 中的某一位的形状决议程序能否转移。中的某一位的形状决议程序能否转移。堆栈指示器堆栈指示器SP 是在对按后进先出原那么组织的称为堆栈的公用是在对按后进先出原那么组织的称为堆栈的公用存储区进展操作时提供地址的。堆栈用于子程序调用存储区进展操作时提供地址的。堆栈用于子程序调用时保管前往地址和任务存放器的内容。时保管前往地址和任务存放器的内容。2.2 2.2

17、 微处置器的内部构造微处置器的内部构造 包括包括 CPU CPU 中与输入中与输入/ /输出操作有关的逻辑。输出操作有关的逻辑。其作用是处置输入其作用是处置输入/ /输出操作。输出操作。 I/O I/O控制逻辑控制逻辑2.2 2.2 微处置器的内部构造微处置器的内部构造 8086/8088 8086/8088是是IntelIntel公司消费的第三代微处置公司消费的第三代微处置器芯片。其特点如下：器芯片。其特点如下： 具有具有2020条地址线，直接寻址才干达条地址线，直接寻址才干达1MB1MB。80868086有有1616条数据线，为条数据线，为1616位微处置器。位微处置器。80888088有

18、有8 8条数据线，为准条数据线，为准1616位微处置器。位微处置器。片内总线和片内总线和ALUALU均为均为1616位，可进展位，可进展8 8位和位和1616位位操作。操作。 2.3 2.3 微处置器的功能构造微处置器的功能构造8086/80888086/8088均采用全新构造，片内均由两个独均采用全新构造，片内均由两个独立的逻辑单元组成：立的逻辑单元组成： 8086/8088CPU 8086/8088CPU内部构造如图内部构造如图2.32.3所示所示 执行单元执行单元(EU)(EU)总线接口单元总线接口单元(BIU)(BIU)2.3 2.3 微处置器的功能构造微处置器的功能构造总线总线控制控

19、制电路电路EU控制器控制器标标 志志暂存器暂存器通通用用存存放放器器ALUALU数据总线数据总线地址总线地址总线数据总线数据总线执行单元执行单元EUEU总线接口单元总线接口单元BIUBIU16位位20位位8 位位16位位16位位ALUS SD SE SI PC S内部存放器内部存放器B HB LA HA LD HD LS PB PC LC HD IS I8 80 08 86 6总总线线物理物理地址地址构成构成逻辑逻辑21364 5AXBXDXCX段存放器段存放器CSCS，DSDS，ESES，SSSS一一. .总线接口单元总线接口单元BIUBIU 总线控制逻辑总线控制逻辑 地址构成逻辑地址构成逻

20、辑8088CPU8088CPU：4 4字节字节8086CPU8086CPU：6 6字节字节指令队列存放器：指令队列存放器： 指令指针存放器指令指针存放器IPIP先进先出先进先出2.3 2.3 微处置器的功能构造微处置器的功能构造 BIU BIU主要担任从存贮器指定区域取出指主要担任从存贮器指定区域取出指令并将取出的指令送指令队列存放器中排令并将取出的指令送指令队列存放器中排队，当队，当EUEU执行的指令需求和外部存贮器或执行的指令需求和外部存贮器或者者I/OI/O端口之间进展数据传送时，端口之间进展数据传送时，BIUBIU就停就停止取指令，为止取指令，为EUEU效力，完成这次总线操作；效力，完

21、成这次总线操作；或者当指令队列满时，或者当指令队列满时，BIUBIU也停顿取指令的也停顿取指令的操作。操作。2.3 2.3 微处置器的功能构造微处置器的功能构造二二. .执行单元执行单元EUEU通用存放器通用存放器8 8个个 EU EU控制器控制器算术算术/ /逻辑运算单元逻辑运算单元ALUALU 标志存放器标志存放器FLAGFLAG( (即即PSW)PSW)由由组成。组成。 EU EU主要担任从指令队列存放器中获取指令，主要担任从指令队列存放器中获取指令，并对指令加以执行，完成指令所规定的操作。同并对指令加以执行，完成指令所规定的操作。同时也担任算术时也担任算术/ /逻辑运算以及进展内存有效

22、地址的逻辑运算以及进展内存有效地址的计算等。计算等。 2.3 2.3 微处置器的功能构造微处置器的功能构造CPUCPU程序执行过程：程序执行过程：t 忙忙 忙忙 忙忙 忙忙 忙忙取指令取指令1 取指令取指令2 取指令取指令3 取指令取指令4 取指令取指令5 执行执行1 执行执行2 执行执行3 执行执行4 执行执行5tt图图2.4 8086/8088CPU2.4 8086/8088CPU执行程序的过程执行程序的过程2.3 2.3 微处置器的功能构造微处置器的功能构造下一节：存放器组织下一节：存放器组织 2.3 2.3 微处置器的功能构造微处置器的功能构造EUEU和和BIUBIU单元执行过程中，应

23、该满足规那么：单元执行过程中，应该满足规那么：当指令队列存放器中无指令时，当指令队列存放器中无指令时，EUEU处于等处于等待形状；待形状；当指令队列中存满指令，而当指令队列中存满指令，而EUEU又没有访问又没有访问存储器和存储器和I/OI/O端口的需求，那么端口的需求，那么BIUBIU进入进入空闲形状；空闲形状；当指令队列中有两个空闲字节，那么当指令队列中有两个空闲字节，那么BIUBIU自自动执行取指令的总线周期；动执行取指令的总线周期；在在EUEU执行指令时，需求访问存储器或执行指令时，需求访问存储器或I/OI/O端端口，假设这时口，假设这时BIUBIU正在取指令，那么应正在取指令，那么应等

24、待等待BIUBIU完成取指令周期，然后完成取指令周期，然后BIUBIU进入进入存储器和存储器和I/OI/O端口访问周期；端口访问周期；在在EUEU执行转移、子程序调用或前往等指令执行转移、子程序调用或前往等指令时，自动去除指令队列的内容。时，自动去除指令队列的内容。2.2 8086系统的储存器组织一、一、8086存储器构造存储器构造 8086系统中的存系统中的存储器是一个最多储器是一个最多1M个个8位数量的字节序列，位数量的字节序列，即可寻址的存储空间即可寻址的存储空间为为1M字节，系统为每字节，系统为每个字节分配一个个字节分配一个20位位的物理地址的物理地址(对应对应16进进制的地址范围从制

25、的地址范围从00000HFFFFFH)。 00000H00001H0000FHFFFFFH 一、数据在内存的位置一、数据在内存的位置 字节、字、双字及其地址字节、字、双字及其地址 二、二、8086CPU对字对字/字节的读操作字节的读操作 16位读位读 从偶地址读从偶地址读二、8086存储器的分体构造 8086系统中，存储器是分体构造，1M字节的存储空间分成两个512K字节的存储体。 一个是偶数地址存储体，一个是奇数地址存储体，两个存储体采用字节交叉编址方式 D0D7D8D1500000H00002H00004HFFFFEH00001H00003H00004HFFFFFH 三、存储器的分段三、存储器的分段 为什么分段为什么分段 8086存储器分存储器分4个段个段 段基地址与段存放器段基地址与段存放器 偏移地址的产生偏移地址的产生 逻辑地址、物理地址逻辑地址、物理地址 n段基地址和偏移地址组成了逻辑地址段基地址和偏移地址组成了逻辑地址n 格式为：段基地址格式为：段基地址:偏移地址偏移地址 60002H00H12H60000H0 0 0 0段基地址段基地址16位位段首地址段首地址 物理地址物理地址=段基地址段基