《组合逻辑电路的设计实例》

1、组合逻辑电路设计实例1. 设计优先编码器设计要求：将Y0 Y9十个信号编成二进制代码。其中Y9的优先级别最高，Y8次之，依次类推，Y0优先级别最低。当有多个信号同时出现在输入端时，要求只对优先级别最高的信号进行编码，且输入、输出都是低电平有效。（1）分析要求。Y0 Y9共十个信号，根据公式2nN=10，取n=4，即取4位二进制码进行编码。根据设计要求，Y0 Y9中优先级别高的排斥优先级别低的。当输入端有多个信号同时存在时，优先级别低的信号无论电平高低，对输出均无影响。（2）列真值表。用1表示高电平，用0表示低电平。由于规定低电平有效，且优先级别高的排斥优先级别低的，被排斥的量用“×”

2、号表示。输出4位二进制码用DCBA表示，它们共有16种组合，用来对Y0 Y9进行编码的方案很多，我们采用其中一种方案。优先编码器的真值表如表1所示。表1 优先编码器真值表输 入输 出Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0D C B A1 111111111110××××××××111010×××××××1101110××××××11001110××

3、×××101111110××××1010111110×××10011111110××100011111110×01111111111100 110（3）化简。因变量太多，用卡诺图化简不方便，可用公式法进行化简。为便于用与或非门实现该电路，合并使函数值为0的最小项。先求出反函数的最简与或式，然后再取反求出函数的最简与或非式。根据真值表写表达式时，因为被排斥的变量对函数值没有影响，所以可以从相应的最小项中去掉，于是可得 图1 优先编码器（4）画逻辑图。由上列表达式画出的

4、逻辑图如图1所示图1所示电路即为所设计的优先编码器。该编码器能否满足设计要求，可用逻辑分析的方法，进行验证。在图中不难看出，如果Y0 Y9同时输入为低电平0时，则输出DCBA= 0110，即对Y9进行编码，如果Y0 Y9均为高电平时，则输出DCBA全为高电平，此时为隐含着的对Y0的编码。2. 设计加法器设计一个4位二进制数的加法器。（1）分析要求。要设计一个4位二进制数加法器，我们首先要弄清楚一位二进制数任何相加。一位二进制数相加不仅要考虑本位的加数与被加数，还要考虑低位的进位信号，而输出为本位和和向高位的进位信号，这就是通常所说的全加器。由于一位全加器是构成多位加法器的基础，故先设计一位的全

5、加器。（2）列真值表。假设一位全加器的加数、被加数和低位的进位信号分别为A、B和CI，本位相加结果及向高位的进位信号分别为S和CO，可得真值表如表2所示。 表2 全加器真值表输 入输 出A B CIS CO0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1（3）化简。根据表2所示真值表，可列出下列函数式： （a） （b）图2 全加器 （4）画逻辑图。由表达式画出逻辑图2。图2（a）为一位全加器的逻辑图，（b）为全加器逻辑符号图2 4位二进制加法器以上的全加器只能实现一位二进制数的加法，要实现多位二进制数的加法，可用多个一位全加器级联而实现，将低位片的进位输出信号接到高位片的进位输入端。如图10.8所示的是一个4位二进制