微处理器系统结构与嵌入式系统设计第二版——chap5习题解答

1、每8片组成16K×8位的存储区， A13A0作为片内地址，用A15、A14经2:4译码器产生片选信号，逻辑框图如下（图有误：应该每组8片，每片数据线为1根）（2）设16K×8位存储芯片的阵列结构为128行×128列，刷新周期为2ms。因为刷新每行需S，则两次（行）刷新的最大时间间隔应小于：为保证在每个1S内都留出S给CPU访问内存，因此该DRAM适合采用分散式或异步式刷新方式，而不能采用集中式刷新方式。l 若采用分散刷新方式，则每个存储器读/写周期可视为1S，前S用于读写，后S用于刷新。相当于每1S刷新一行，刷完一遍需要128×1S128S，满足刷新周期

2、小于2ms的要求；l 若采用异步刷新方式，则应保证两次刷新的时间间隔小于S。如每隔14个读写周期刷新一行，相当于每15S刷新一行，刷完一遍需要128×15S1920S，满足刷新周期小于2ms的要求；需要补充的知识：刷新周期：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止的时间间隔。刷新周期通常可以是2ms，4ms或8ms。DRAM一般是按行刷新，常用的刷新方式包括：l 集中式：正常读/写操作与刷新操作分开进行，刷新集中完成。特点：存在一段停止读/写操作的死时间，适用于高速存储器。（DRAM共128行，刷新周期为2ms，读/写/刷新时间均为S）l 分散式：一个存储系统

3、周期分成两个时间片，分时进行正常读/写操作和刷新操作。特点：不存在停止读/写操作的死时间，但系统运行速度降低。（DRAM共128行，刷新周期为128s，tmS为读/写时间，trS为刷新时间，tc1S为存储周期）l 异步式：前两种方式的结合，每隔一段时间刷新一次，只需保证在刷新周期内对整个存储器刷新一遍。该存储器的存储容量=224 *8bit=16M字节需要SRAM2114(1K*4)存储芯片数目：片注：上述分析有错，采用线选译码，显然用于字选的地址线应该为10根（对应于1k的芯片存储容量），那么余下24-10=14根地址线可用于片选，因此需要SRAM2114(1K*4)存储芯片数目应该为：14

4、组*2片/组=28片。（根据答案改的题目）888由于地址总线长度为16，故系统寻址空间为（1）8K*8位存储芯片字选地址长度为13，64KB存储器需要8个8K*8位存储芯片，故总共需要3根地址总线用于片选，地址译码为：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0共需8片8K*8位存储芯片红色为片选第一片地址范围0000H1FFFH00000000000000000001111111111111第二片地址范围2000H3FFFH00100000000000000011111111111111第三片地址范围4000H5FFFH01000000000000000101

5、111111111111第四片地址范围6000H7FFFH01100000000000000111111111111111第五片地址范围8000H9FFFH10000000000000001001111111111111第六片地址范围0A000H0BFFFH10100000000000001011111111111111第七片地址范围0C000H0DFFFH11000000000000001101111111111111第八片地址范围0E000H0FFFFH11100000000000001111111111111111其连线图如下：（2）8K*8位存储芯片地址长度为13，32KB存储器需要4

6、个8K*8位存储芯片故总共需要15根地址总线，地址译码为：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0共需4片8K*8位存储芯片红色为片选紫色用于决定地址范围第一片地址范围0000H1FFFH00000000000000000001111111111111第二片地址范围2000H3FFFH00100000000000000011111111111111第三片地址范围4000H5FFFH01000000000000000101111111111111第四片地址范围6000H7FFFH01100000000000000111111111111111其连线图如下：（3

7、）4K*8位存储芯片地址长度为12，16KB存储器需要4个4K*8位存储芯片故总共需要14根地址总线，地址译码为：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0共需4片4K*8位存储芯片红色为片选紫色用于决定地址范围第一片地址范围0000H0FFFH00000000000000000000111111111111第二片地址范围1000H1FFFH00010000000000000001111111111111第三片地址范围2000H2FFFH00100000000000000010111111111111第四片地址范围3000H3FFFH0011000000000

8、0000011111111111111其连线图如下：方案一：注：Q1、Q2、Q3、Q4要有有效输出，则须C口输入为0，此时须确保为0时C口输入为0，则A14、A15信号线之后须用一个或门。方案二：注：Q0、Q1、Q2、Q3分别对应A15、A14、A13分别取000、001、010、011时的值，可通过A12进行选择，上图有错（不对应答案中的地址）；上图的地址应该是：第一片0000（A15、A14、A13、A12），第二片0011（A15、A14、A13、A12），第三片0100（A15、A14、A13、A12），第四片0111（A15、A14、A13、A12）；正确的连法应该是第一、二片均从Q

9、0接，而不是分别接Q0、Q1；第三、四片均接Q1，而不是分别接Q2、Q3。若上图中片选CS低电平有效，则应该采用或门（地址会产生变动）。查阅资料可知，2732容量为4K×8(字选线12根)，6264容量为8K×8(字选线13根)，因此本系统中所需芯片数目及各芯片地址范围应如下表所示：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1共需2片2732构成系统ROM红色为片选紫色由地址取值范围决定（0000H开始）第一片地址范围0000H0FFFH000000000000000000011111111111第二片地址范围1000H1FFFH00010000

10、0000000000111111111111共需5片6264构成系统RAM红色为片选第一片地址范围4000H5FFFH010000000000000010111111111111第二片地址范围6000H7FFFH011000000000000011111111111111第三片地址范围8000H9FFFH100000000000000100111111111111第四片地址范围0A000H0BFFFH101000000000000101111111111111第五片地址范围0C000H0DFFFFH110000000000000110111111111111硬件连线方式之一如下图所示：A14C

11、S 6EN C 2B 1A 0A0-A11RDWRD0-D7AB CS2732WRD0-7AB CS2732WRD0-7AB CS6264RDWRD0-7A12A13A1538译码器A0-A12RDWRAB CS6264RDWRD0-7未用1215说明：8位微机系统地址线一般为16位。采用全译码方式时，系统的A0A12直接与6264的13根地址线相连，系统的A0A11直接与2732的12根地址线相连。片选信号由74LS138译码器产生，系统的A15A13作为译码器的输入。各芯片的数据总线（D0D7）直接与系统的数据总线相连。各芯片的控制信号线（RD、WR）直接与系统的控制信号线相连。EPROM

12、写入编程电路设计如下图所示：控制软件流程：（1） 上电复位；（2） 信号为电平”1”无效（写模式），信号为电平”0”有效（编程控制模式），软件进入编程状态，对EPROM存储器进行写入编程操作；（3） 高位地址译码信号为电平”1”无效，对存储器对应0000H3FFFH地址的数据依次进行写入操作（其中高位地址为0、低位地址从0000H到3FFFH依次加1）写入的值为数据总线D0D8对应的值。（4） 高位地址译码信号为电平”0”有效，对存储器对应4000H7FFFH地址的数据依次进行写入操作（其中高位地址为1，低位地址从0000H到3FFFH依次加1）写入的值为数据总线D0D8对应的值。（5） 存储

13、器地址为7FFFH时，写入操作完成，控制软件停止对EPROM的编程状态，释放对信号和信号的控制。系统A11A12A13A14A15A10译码器输出A15A14A13A12A11A10A0地址空间/Q0000000000H07FFH/Q10010800H0FFFH/Q20101000H17FFH/Q30111800H1FFFH/Q41002000H27FFH/Q5101000000000011111111112800H2BFFH12C00H2FFFH/Q6110/Q7111下面方案的问题：1 地址不连续，驱动设计可能会比较麻烦；2 地址重复，浪费系统地址空间；3 不容易理解，实际上使用可能会有问

14、题；（1）该计算机系统的存储器地址空间为A8000HCFFFFH，系统存储容量为：（2）单片容量为16K*1为的SRAM芯片的存储容量为16Kbit=2KB组成该存储系统共需该类芯片160KB/2KB=80个（3）题目未给出该系统的数据位宽为多少，此处设为8bit位宽则每组芯片组需要8个单片容量为16K*1为的SRAM芯片所有整个系统应分为80/8=10个芯片组。888888888888此处题目有误，10018应为，依次类推低位多体交叉存储体包含8个存储体，故处理器每次可同时访问相邻8个地址的数据（1）访存地址为相邻地址，故存储器比单体存储器的平均访问速度提高8倍；（2）访存地址为间隔2个地址

15、，故存储器比单体存储器的平均访问速度提高4倍；（3）访存地址为间隔3个地址，但访存地址转换为十进制数为3、6、9、12、15、18、21、24、27，分别除8的余数为3、6、1、4、7、2、5、0、3，故存储器比单体存储器的平均访问速度提高8倍。注：如果是8体交叉存储体，则低3位二进制用于片选，高位用于字选。八进制到二进制的转换为一位八进制对应于三位二进制。(1) 转为二进制则为001 000 000 001001 000 000 010001 000 000 011001 000 000 100001 000 000 101001 000 000 110001 000 000 111001

16、000 001 000001 000 001 001001 000 001 010001 000 001 011001 000 001 100001 001 000 101001 000 001 110001 000 001 111001 000 002 000用于片选的低三位变化规律为001 010 011 100 101 110 111 000001 010 011 100 101 110 111 000001 010 011 100 101 110 111 000可见连续8个地址在同一个总线周期中可以得到访问，因此速度提高至8倍。(2) 分析同题（1）用于片选的低三位地址变化规律为：010 100 110 000010 100 110 000010 100 110 000010 100 110 000因此连续四个地址可以同时被访问，因此速度提高至4倍。(3) 分析同题（1）用于片选的低三位地址变化规律为：011 110 001 100 111 010 101 000011 110 001 100 111 010 101 000011 110 001 100 111 010 101 000因此连续八个地址可以同时被访问，因此速度提高至8倍。最后三位的变化规律是：3