天睿视迅hi3559ac v100lpddr4参数配置方法

1、Hi3559A/C V100 LPDDR4 参数配置文档版本00B03发布日期2018-07-11©2018。保留一切权利。市半导体非经本公司形式传播。，任何和个人不得擅自摘抄、本文档内容的部分或全部，并不得以任何商标、和其他商标均为市半导体的商标。本文档提及的其他所有商标或商标，由各自的所有人拥有。注意您购买的、服务或特性等应受公司商业合同和条款的约束，本文档中描述的全部或部分产品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定，公司对本文档内容不做任何明示或默示的或保证。由于版本升级或其他，本文档内容会不定期进行更新。除非另有约定，本文档仅作为使用指导，本文档中的所有

2、陈述、和建议不任何明示或暗示的担保。市半导体市龙岗区坂田地址：基地电气生产中心：518129：客户服务：客户服务传真：客户服务邮箱：supportHi3559A/C V100 LPDDR4 参数配置前言前言版本与本文档相对应的版本如下。未有特殊说明，Hi3559CV100 与 Hi3559AV100 完全一致。读者对象本文档（本指南）主要适用于以下工程师：技术支持工程师 开发工程师 修订修订累积了每次文档更新的说明。最新版本的文档包含以前所有文档版本的更新内容。专有和市文档版本 00B03 (2018-07-11)i©半导体修订日期版本修订说明2018-07-1100B033.2 小

3、节，表 3-2 涉及修改，新增 3.2.3 小节3.3 小节，修改表 3-3，新增 3.3.3 小节2018-05-1800B021.2 和 2.3 小节涉及修改新增第 3第 4 章2018-02-1100B01第一次临时版本发布名称版本Hi3559AV100Hi3559CV100Hi3559A/C V100 LPDDR4 参数配置目录目录前言i目录ii1 Hi3559AV100 LPDDR4 驱动配置说明11.1 Hi3559AV100 LPDDR4 CLK/AC 驱动配置. 11.2 Hi3559AV100 LPDDR4 写方向 DQS/DQ 驱动配置1.3 Hi3559AV100 LPD

4、DR4 读方向 DQS/DQ 驱动配置. . 1. . 22 Hi3559AV100 LPDDR4 ODT 配置说明32.1 Hi3559AV100 LPDDR4 CLK/CS/CA ODT 配置32.2 Hi3559AV100 LPDDR4 写方向 DQS/DQ ODT 配置32.3 Hi3559AV100 LPDDR4 读方向 DQS/DQ ODT 配置42.3.1 读方向ODT 使能42.3.2 读方向ODT 大小配置43 Hi3559AV100 LPDDR4 容量配置说明53.1 LPDDR4 uboot 表格说明53.2 DMEBLITE（64bit）单板容量修改说明63.2.1 D

5、MEBLITE（64bit）方案一配置说明63.2.2 DMEBLITE（64bit）方案二配置说明83.2.3 DMEBLITE（64bit）方案三配置说明83.2.4 DMEBLITE（64bit）方案四配置说明93.2.5 DMEBLITE（64bit）方案五配置说明113.3 DMEBLITE（32bit）单板容量修改说明123.3.1 DMEBLITE（32bit）方案一配置说明123.3.2 DMEBLITE（32bit）方案二配置说明133.3.3 DMEBLITE（32bit）方案三配置说明144 Hi3559AV100 LPDDR4 频率配置说明154.1 LPDDR4 时钟

6、频率配置说明154.2 LPDDR4 时序参数配置说明15专有和市文档版本 00B03 (2018-07-11)ii©半导体Hi3559A/C V100 LPDDR4 参数配置1 Hi3559AV100 LPDDR4 驱动配置说明 1 Hi3559AV100 LPDDR4 驱动配置说明1.1 Hi3559AV100 LPDDR4 CLK/AC 驱动配置 寄存器地址DDR PHY0：0x1206d0bc DDR PHY1：0x1206f0bc寄存器描述Bit5:3：CLK0 驱动Bit8:6：CLK1 驱动Bit14:12：2T 驱动Bit20:18：1T 驱动驱动大小定义000：Di

7、sable 001：240ohm 010：120ohm 011：80ohm 100：60ohm 101：48ohm 110：40ohm111：34ohm 1T 信号指CKE CSN、ODT、RESET，2T 信号指的是除 1T 外的其他 AC 信号。1.2 Hi3559AV100 LPDDR4 写方向 DQS/DQ 驱动配置寄存器地址DDR PHY0：0x1206d228(byte0/1)、0x1206d328(byte2/3)DDR PHY1：0x1206f228(byte0/1)、0x1206f328(byte2/3) 专有和市文档版本 00B03 (2018-07-11)1©半

8、导体Hi3559A/C V100 LPDDR4 参数配置1 Hi3559AV100 LPDDR4 驱动配置说明寄存器描述Bit2:0：写方向 DQS 驱动Bit8:6：写方向 DQ 驱动驱动大小定义000：Disable 001：240ohm 010：120ohm 011：80ohm 100：60ohm 101：48ohm 110：40ohm111：34ohm 1.3 Hi3559AV100 LPDDR4 读方向 DQS/DQ 驱动配置寄存器地址DDR PHY0：0x1206c068 DDR PHY1：0x1206e068寄存器描述Bit2:0：LPDDR4 读方向 DQS/DQ 驱动配置驱动

9、大小定义000：Disable 001：240ohm 010：120ohm 011：80ohm 100：60ohm 101：48ohm 110：40ohm111： 专有和市文档版本 00B03 (2018-07-11)2©半导体Hi3559A/C V100 LPDDR4 参数配置2 Hi3559AV100 LPDDR4 ODT 配置说明 2 Hi3559AV100 LPDDR4 ODT 配置说明2.1 Hi3559AV100 LPDDR4 CLK/CS/CA ODT 配置 寄存器地址DDR PHY0：0x1206c064 DDR PHY1：0x1206e064寄存器描述Bit30:2

10、8：LPDDR4 的 CLK/CS/CA ODT 大小的配置CLK/CS/CA ODT 大小定义000：Disable 001：240ohm 010：120ohm 011：80ohm 100：60ohm 101：48ohm 110：40ohm111： 2.2 Hi3559AV100 LPDDR4 写方向 DQS/DQ ODT 配置 寄存器地址DDR PHY0：0x1206c064 DDR PHY1：0x1206e064寄存器描述Bit27:24：LPDDR4 写方向 DQS/DQ ODT 大小的配置写方向 DQS/DQ ODT 大小定义000：Disable001：240ohm 专有和市文档版

11、本 00B03 (2018-07-11)3©半导体Hi3559A/C V100 LPDDR4 参数配置2 Hi3559AV100 LPDDR4 ODT 配置说明010：120ohm011：80ohm 100：60ohm 101：48ohm 110：40ohm111：2.3 Hi3559AV100 LPDDR4 读方向 DQS/DQ ODT 配置2.3.1 读方向 ODT 使能 寄存器地址DDR PHY0：0x1206d248(byte0)、0x1206d2c8(byte1) 0x1206d348(byte2)、0x1206d3c8(byte3)DDR PHY1：0x1206f248(

12、byte0)、0x1206f2c8(byte1) 0x1206f348(byte2)、0x1206f3c8(byte3)寄存器描述Bit3=0：读方向 ODT 打开Bit3=1：读方向 ODT 关闭 2.3.2 读方向 ODT 大小配置寄存器地址DDR PHY0：0x1206d204(byte0/1)、0x1206d304(byte2/3) DDR PHY1：0x1206f204(byte0/1)、0x1206f304(byte2/3) 寄存器描述Bit31:29：读方向 DQS 的 ODT Bit28:26：读方向 DQ 的 ODT读方向 ODT 大小定义000：Disable 001：24

13、0ohm 010：120ohm 011：80ohm 100：60ohm 101：48ohm 110：40ohm111：34ohm 专有和市文档版本 00B03 (2018-07-11)4©半导体Hi3559A/C V100 LPDDR4 参数配置3 Hi3559AV100 LPDDR4 容量配置说明 3 Hi3559AV100 LPDDR4 容量配置说明3.1 LPDDR4 uboot 表格说明Hi3559AV100器接口在对接 LPDDR4 的时候，最大支持数据位宽 64bit，四通道模式。关于 DDR 的相关配置都是在 uboot 表格中实现的，Hi3559AV100 发布的 L

14、PDDR4有两个 uboot 表格，分别对应 DMEBLITE 的 64bit、32bit 设计DMEBLITE uboot 表格（64bit）：Hi3559AV100-DMEBLITE-uboot-LPDDR4 2664M 64bit 8GB-A73 1608M-A53 1188M-SYSBUS 300M- MDABUS 666MDMEBLITE uboot 表格（32bit）：Hi3559AV100-DMEBLITE-uboot- LPDDR4 2664M 32bit 2GB-A73 1608M-A53 1188M-SYSBUS 300M- MDABUS 666M DMEBLITE 发布的

15、默认 uboot 表格支持的 DDR 规格如表 3-1 所示。表3-1 DMEBLITE 发布表格支持的 DDR 规格LPDDR4 单颗粒为 32bit，双通道模式。专有和市文档版本 00B03 (2018-07-11)5©半导体Uboot 表格总容量/总位宽通道DDR 类型DDR 速率/MbpsRank数量DDR 位宽(单颗粒位宽*数量)单颗 DDR容量DMEBLITEuboot 表格（64bit）8GByte/64bit通道0/1LPDDR42666232bit*132Gbit通道2/3LPDDR42666232bit*132GbitDMEBLITEuboot 表格（32bit）

16、2GByte/32bit通道0/1LPDDR42666232bit*116Gbit-Hi3559A/C V100 LPDDR4 参数配置3 Hi3559AV100 LPDDR4 容量配置说明3.2 DMEBLITE（64bit）单板容量修改说明DMEBLITE 单板默认的 uboot 表格有两个，一个是 64bit 的位宽，一个是 32bit 位宽。如果是基于 64bit 位宽不变的情况下容量改变，则需要基于 64bit 的uboot 表格做相应的修改，表 3-2 列举几种常见的设计方案及配置说明。表3-2 DMEBLITE（64bit）单板不同容量设计方案3.2.1 DMEBLITE（64b

17、it）方案一配置说明Hi3559A DMEBLITE（64bit）方案一的设计需要基于默认 64bit uboot 表格做如下修改。Rank 容量修改Uboot 表格中的 ddrc 页面原始配置：专有和市文档版本 00B03 (2018-07-11)6©半导体DMC0 CFG RNKVOL0x80600x1520write3100x0000000FDDMC0 CFG RNKVOL0x80640x1520write3100x0000000FDDMC1 CFG RNKVOL0x90600x1520write3100x0000000FDDMC1 CFG RNKVOL0x90640x1520

18、write3100x0000000FDDMC2 CFG RNKVOL0xa0600x1520write3100x0000000FDDMC2 CFG RNKVOL0xa0640x1520write3100x0000000FDDMC3 CFG RNKVOL0xb0600x1520write3100x0000000FDDMEBLITE（64bit）不同容量方案总容量/总位宽通道DDR 类型DDR 速率/MbpsRank数量DDR 位宽(单颗粒位宽*数量)单颗 DDR 容量方案一6GByte/64bit通道 0/1LPDDR42666232bit*132Gbit通道 2/3LPDDR42666232b

19、it*116Gbit方案二4GByte/64bit通道 0/1LPDDR42666232bit*116Gbit通道 2/3LPDDR42666232bit*116Gbit方案三4GByte/64bit通道 0/1LPDDR42666132bit*116Gbit通道 2/3LPDDR42666132bit*116Gbit方案四3GByte/64bit通道 0/1LPDDR42666232bit*116Gbit通道 2/3LPDDR42666132bit*18Gbit方案五2GByte/64bit通道 0/1LPDDR42666132bit*18Gbit通道 2/3LPDDR42666132bit

20、*18GbitHi3559A/C V100 LPDDR4 参数配置3 Hi3559AV100 LPDDR4容量配置说明修改后的配置：地址空间修改Uboot 表格中的 ddrc 页面原始配置：修改后的配置：专有和市文档版本 00B03 (2018-07-11)7©半导体AXI REGION ATTRIB0x01040x7005001c0write3100x0000000FDAXI REGION ATTRIB0x01140x7005041c0write3100x0000000FDAXI REGION ATTRIB0x01240x7005081c0write3100x0000000FDAX

21、I REGION ATTRIB0x01340x70050c1c0write3100x0000000FDAXI REGION ATTRIB0x01440x700510180write3100x0000000FDAXI REGION ATTRIB0x01540x700518180write3100x0000000FDAXI REGION ATTRIB0x01040x7005001c0write3100x0000000FDAXI REGION ATTRIB0x01140x7005041c0write3100x0000000FDAXI REGION ATTRIB0x01240x7005081c0wri

22、te3100x0000000FDAXI REGION ATTRIB0x01340x70050c1c0write3100x0000000FDAXI REGION ATTRIB0x01440x7005101c0write3100x0000000FDAXI REGION ATTRIB0x01540x7005141c0write3100x0000000FDAXI REGION ATTRIB0x01640x7005181c0write3100x0000000FDAXI REGION ATTRIB0x01740x70051c1c0write3100x0000000FDDMC0 CFG RNKVOL0x80

23、600x1520write3100x0000000FDDMC0 CFG RNKVOL0x80640x1520write3100x0000000FDDMC1 CFG RNKVOL0x90600x1520write3100x0000000FDDMC1 CFG RNKVOL0x90640x1520write3100x0000000FDDMC2 CFG RNKVOL0xa0600x1420write3100x0000000FDDMC2 CFG RNKVOL0xa0640x1420write3100x0000000FDDMC3 CFG RNKVOL0xb0600x1420write3100x000000

24、0FDDMC3 CFG RNKVOL0xb0640x1420write3100x0000000FDDMC3 CFG RNKVOL0xb0640x1520write3100x0000000FDHi3559A/C V100 LPDDR4 参数配置3 Hi3559AV100 LPDDR4 容量配置说明3.2.2 DMEBLITE（64bit）方案二配置说明Hi3559A DMEBLITE（64bit）方案二的设计需要基于默认 64bit uboot 表格做如下修改。Rank 容量修改Uboot 表格中的 ddrc 页面原始配置：修改后的配置：3.2.3 DMEBLITE（64bit）方案三配置说明H

25、i3559A DMEBLITE（64bit）方案三的设计需要基于默认 64bit uboot 表格做如下修改：专有和市文档版本 00B03 (2018-07-11)8©半导体DMC0 CFG RNKVOL0x80600x1420write3100x0000000FDDMC0 CFG RNKVOL0x80640x1420write3100x0000000FDDMC1 CFG RNKVOL0x90600x1420write3100x0000000FDDMC1 CFG RNKVOL0x90640x1420write3100x0000000FDDMC2 CFG RNKVOL0xa0600x1

26、420write3100x0000000FDDMC2 CFG RNKVOL0xa0640x1420write3100x0000000FDDMC3 CFG RNKVOL0xb0600x1420write3100x0000000FDDMC3 CFG RNKVOL0xb0640x1420write3100x0000000FDDMC0 CFG RNKVOL0x80600x1520write3100x0000000FDDMC0 CFG RNKVOL0x80640x1520write3100x0000000FDDMC1 CFG RNKVOL0x90600x1520write3100x0000000FDDM

27、C1 CFG RNKVOL0x90640x1520write3100x0000000FDDMC2 CFG RNKVOL0xa0600x1520write3100x0000000FDDMC2 CFG RNKVOL0xa0640x1520write3100x0000000FDDMC3 CFG RNKVOL0xb0600x1520write3100x0000000FDDMC3 CFG RNKVOL0xb0640x1520write3100x0000000FDAXI REGION ATTRIB0x01640x700520180write3100x0000000FDAXI REGION ATTRIB0x

28、01740x700528180write3100x0000000FDHi3559A/C V100 LPDDR4 参数配置3 Hi3559AV100 LPDDR4容量配置说明关闭所有通道 rank1 初始化Uboot 表格中的 normal 页面原始配置：修改后的配置：3.2.4 DMEBLITE（64bit）方案四配置说明Hi3559A DMEBLITE（64bit）方案四的设计需要基于默认 64bit uboot 表格做如下修改。关闭通道 2/3 rank1 初始化Uboot 表格中的 normal 页面原始配置：修改后的配置：专有和市文档版本 00B03 (2018-07-11)9

29、9;半导体DDR0 RANK0 HW TRAINING CFG0x120200900x271f7f0write3100x0000000FDDDR0 RANK1 HW TRAINING CFG0x120200940x2703710write3100x0000000FDDDR1 RANK0 HW TRAINING CFG0x120200980x271f7f0write3100x0000000FDDDR1 RANK1 HW TRAINING CFG0x1202009C0x2703710write3100x0000000FDRANK0 SW TRAINING CFG0x120200A00xF7FFFF

30、FC0write3100x0000000FDRANK1 SW TRAINING CFG0x120200A40xFFFFFFFF0write3100x0000000FDDDR0 RANK0 HW TRAINING CFG0x120200900x271f7f0write3100x0000000FDDDR0 RANK1 HW TRAINING CFG0x120200940x00write3100x0000000FDDDR1 RANK0 HW TRAINING CFG0x120200980x271f7f0write3100x0000000FDDDR1 RANK1 HW TRAINING CFG0x12

31、02009C0x00write3100x0000000FDRANK0 SW TRAINING CFG0x120200A00xF7FFFFFC0write3100x0000000FDRANK1 SW TRAINING CFG0x120200A40xFFFFFFFF0write3100x0000000FDDDR0 RANK0 HW TRAINING CFG0x120200900x271f7f0write3100x0000000FDDDR0 RANK1 HW TRAINING CFG0x120200940x2703710write3100x0000000FDDDR1 RANK0 HW TRAININ

32、G CFG0x120200980x271f7f0write3100x0000000FDDDR1 RANK1 HW TRAINING CFG0x1202009C0x2703710write3100x0000000FDRANK0 SW TRAINING CFG0x120200A00xF7FFFFFC0write3100x0000000FDRANK1 SW TRAINING CFG0x120200A40xFFFFFFFF0write3100x0000000FDHi3559A/C V100 LPDDR4 参数配置3 Hi3559AV100 LPDDR4容量配置说明Rank 容量修改Uboot 表格中的

33、 ddrc 页面原始配置：修改后的配置：地址空间修改Uboot 表格中的 ddrc 页面原始配置：专有和市文档版本 00B03 (2018-07-11)10©半导体DMC0 CFG RNKVOL0x80600x1420write3100x0000000FDDMC0 CFG RNKVOL0x80640x1420write3100x0000000FDDMC1 CFG RNKVOL0x90600x1420write3100x0000000FDDMC1 CFG RNKVOL0x90640x1420write3100x0000000FDDMC2 CFG RNKVOL0xa0600x1520wr

34、ite3100x0000000FDDMC2 CFG RNKVOL0xa0640x1520write3100x0000000FDDMC3 CFG RNKVOL0xb0600x1520write3100x0000000FDDMC3 CFG RNKVOL0xb0640x1520write3100x0000000FDDMC0 CFG RNKVOL0x80600x1520write3100x0000000FDDMC0 CFG RNKVOL0x80640x1520write3100x0000000FDDMC1 CFG RNKVOL0x90600x1520write3100x0000000FDDMC1 CF

35、G RNKVOL0x90640x1520write3100x0000000FDDMC2 CFG RNKVOL0xa0600x1520write3100x0000000FDDMC2 CFG RNKVOL0xa0640x1520write3100x0000000FDDMC3 CFG RNKVOL0xb0600x1520write3100x0000000FDDMC3 CFG RNKVOL0xb0640x1520write3100x0000000FDDDR0 RANK0 HW TRAINING CFG0x120200900x271f7f0write3100x0000000FDDDR0 RANK1 HW

36、 TRAINING CFG0x120200940x2703710write3100x0000000FDDDR1 RANK0 HW TRAINING CFG0x120200980x271f7f0write3100x0000000FDDDR1 RANK1 HW TRAINING CFG0x1202009C0x00write3100x0000000FDRANK0 SW TRAINING CFG0x120200A00xF7FFFFFC0write3100x0000000FDRANK1 SW TRAINING CFG0x120200A40xFFFFFFFF0write3100x0000000FDHi35

37、59A/C V100 LPDDR4 参数配置3 Hi3559AV100 LPDDR4容量配置说明修改后的配置：3.2.5 DMEBLITE（64bit）方案五配置说明Hi3559A DMEBLITE（64bit）方案五的设计需要基于默认 64bit uboot 表格做如下修改：关闭所有通道 rank1 初始化Uboot 表格中的 normal 页面原始配置：专有和市文档版本 00B03 (2018-07-11)11©半导体DDR0 RANK0 HW TRAINING CFG0x120200900x271f7f0write3100x0000000FDDDR0 RANK1 HW TRAI

38、NING CFG0x120200940x2703710write3100x0000000FDDDR1 RANK0 HW TRAINING CFG0x120200980x271f7f0write3100x0000000FDDDR1 RANK1 HW TRAINING CFG0x1202009C0x2703710write3100x0000000FDRANK0 SW TRAINING CFG0x120200A00xF7FFFFFC0write3100x0000000FDRANK1 SW TRAINING CFG0x120200A40xFFFFFFFF0write3100x0000000FDAXI

39、REGION ATTRIB0x01040x7005001c0write3100x0000000FDAXI REGION ATTRIB0x01140x7005041c0write3100x0000000FDAXI REGION ATTRIB0x01240x700508180write3100x0000000FDAXI REGION ATTRIB0x01340x700510180write3100x0000000FDAXI REGION ATTRIB0x01440x700518180write3100x0000000FDAXI REGION ATTRIB0x01540x700520180write

40、3100x0000000FDAXI REGION ATTRIB0x01640x700528180write3100x0000000FDAXI REGION ATTRIB0x01740x700530180write3100x0000000FDAXI REGION ATTRIB0x01040x7005001c0write3100x0000000FDAXI REGION ATTRIB0x01140x7005041c0write3100x0000000FDAXI REGION ATTRIB0x01240x7005081c0write3100x0000000FDAXI REGION ATTRIB0x01

41、340x70050c1c0write3100x0000000FDAXI REGION ATTRIB0x01440x7005101c0write3100x0000000FDAXI REGION ATTRIB0x01540x7005141c0write3100x0000000FDAXI REGION ATTRIB0x01640x7005181c0write3100x0000000FDAXI REGION ATTRIB0x01740x70051c1c0write3100x0000000FDHi3559A/C V100 LPDDR4 参数配置3 Hi3559AV100 LPDDR4 容量配置说明修改后

42、的配置：3.3 DMEBLITE（32bit）单板容量修改说明DMEBLITE 单板默认的 uboot 表格有两个，一个是 64bit 的位宽，一个是 32bit 位宽。如果是基于 32bit 位宽不变的情况下容量改变，则需要基于 32bit 的boot 表格做相应的修改，表 3-3 列举几种常见的设计方案及配置说明。表3-3 DMEBLITE（32bit）单板不同容量设计方案3.3.1 DMEBLITE（32bit）方案一配置说明Hi3559A DMEBLITE（32bit）方案一的设计需要基于默认 32bit uboot 表格做如下修改。Rank 容量修改Uboot 表格中的 ddrc 页

43、面原始配置：专有和市文档版本 00B03 (2018-07-11)12©半导体DMC0 CFG RNKVOL0x80600x1420write3100x0000000FDDMC0 CFG RNKVOL0x80640x1420write3100x0000000FDDMC1 CFG RNKVOL0x90600x1420write3100x0000000FDDMC1 CFG RNKVOL0x90640x1420write3100x0000000FDDMEBLITE（32bit）不同容量方案总容量/总位宽通道DDR 类型DDR 速率/MbpsRank数量DDR 位宽(单颗粒位宽*数量)单颗

44、DDR容量方案一4GByte/32bit通道 0/1LPDDR42666232bit*132Gbit方案二2GByte/32bit通道 0/1LPDDR42666132bit*116Gbit方案三1GByte/32bit通道 0/1LPDDR42666132bit*18GbitDDR0 RANK0 HW TRAINING CFG0x120200900x271f7f0write3100x0000000FDDDR0 RANK1 HW TRAINING CFG0x120200940x00write3100x0000000FDDDR1 RANK0 HW TRAINING CFG0x120200980x

45、271f7f0write3100x0000000FDDDR1 RANK1 HW TRAINING CFG0x1202009C0x00write3100x0000000FDRANK0 SW TRAINING CFG0x120200A00xF7FFFFFC0write3100x0000000FDRANK1 SW TRAINING CFG0x120200A40xFFFFFFFF0write3100x0000000FDHi3559A/C V100 LPDDR4 参数配置3 Hi3559AV100 LPDDR4 容量配置说明修改后的配置：3.3.2 DMEBLITE（32bit）方案二配置说明Hi355

46、9A DMEBLITE（32bit）方案二的设计需要在默认 32bit uboot 表格修改如下配置。关闭所通道 0/1 rank1 初始化Uboot 表格中的 normal 页面原始配置：修改后的配置：Rank 容量修改Uboot 表格中的 ddrc 页面原始配置：修改后的配置：专有和市文档版本 00B03 (2018-07-11)13©半导体DMC0 CFG RNKVOL0x80600x1520write3100x0000000FDDMC0 CFG RNKVOL0x80640x1520write3100x0000000FDDMC1 CFG RNKVOL0x90600x1520wr

47、ite3100x0000000FDDMC0 CFG RNKVOL0x80600x1420write3100x0000000FDDMC0 CFG RNKVOL0x80640x1420write3100x0000000FDDMC1 CFG RNKVOL0x90600x1420write3100x0000000FDDMC1 CFG RNKVOL0x90640x1420write3100x0000000FDDDR0 RANK0 HW TRAINING CFG0x120200900x271f7f0write3100x0000000FDDDR0 RANK1 HW TRAINING CFG0x120200940x00write3100x0000000FDDDR0 RANK0 HW TRAINING CFG0x120200900x271f7f0write3100x0000000FDDDR0 RANK1 HW TRAINING CFG0x120200940x2703710write3100x0000000FDDMC0 CFG RNKVOL0x80600x1520write3100x0000000FDDMC0 CFG RN