EDA技术与PLD设计

1、1/82/83/8可编程逻辑器件开房流程可编程逻辑器件开房流程原理图/VHDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真、功能仿真2、时序仿真、时序仿真逻辑综合器逻辑综合器结构综合器结构综合器1、isp方式下载方式下载 2、JTAG方式下载方式下载 3、针对、针对SRAM结构的配置结构的配置 4、OTP器件编程器件编程 功能仿真功能仿真4/82.4 MAX+plusII概述概述图形或图形或HDL编辑器编辑器MAX+plusII设计流程设计流程编译网表提取、数据库建立、逻辑综合、逻辑分割、适配延时网表提取、编

2、程文件汇编编编 程程 器器设设 计计 输输 入入综合或综合或 编编 辑辑适适 配配 器器 件件下下 载载仿仿 真真5/8 本节主要介绍当今广泛使用的以开发本节主要介绍当今广泛使用的以开发FPGAFPGA和和CPLDCPLD为主的为主的EDAEDA工具，及部分关于工具，及部分关于ASICASIC设计的设计的EDAEDA工具。工具。 EDAEDA工具大致可以分为如下工具大致可以分为如下5 5个模块：个模块：设计输入编辑器设计输入编辑器仿真器仿真器HDL综合器综合器适配器适配器(或布局布线器或布局布线器)下载器下载器常用常用EDA工具软件工具软件6/8设计输入编辑器设计输入编辑器HDL综合器综合器性

3、能良好的性能良好的FPGA/CPLD设计的设计的HDL综合器有如下三种：综合器有如下三种： Synopsys公司的公司的FPGA Compiler、FPGA Express综合器。综合器。 Synplicity公司的公司的Synplify Pro综合器。综合器。 Mentor子公司子公司Exemplar Logic的的LeonardoSpectrum综合器。综合器。综合器的使用也有两种模式：综合器的使用也有两种模式：图形模式和命令行模式图形模式和命令行模式(Shell模式模式)。常用常用EDA工具软件工具软件7/8仿真器仿真器 按处理的硬件描述语言类型分，按处理的硬件描述语言类型分，HDL仿真

4、器可分为：仿真器可分为：(1) VHDL仿真器。仿真器。(2) Verilog仿真器。仿真器。(3) Mixed HDL仿真器仿真器(混合混合HDL仿真器，同时处理仿真器，同时处理Verilog与与VHDL)。 (4) 其他其他HDL仿真器仿真器(针对其他针对其他HDL语言的仿真语言的仿真)。 按仿真的电路描述级别的不同，按仿真的电路描述级别的不同，HDL仿真器可以单独或综仿真器可以单独或综合完成以下各仿真步骤：合完成以下各仿真步骤： (1) 系统级仿真。系统级仿真。 (2) 行为级仿真。行为级仿真。 (3) RTL级仿真。级仿真。 (4) 门级时序仿真。门级时序仿真。常用常用EDA工具软件工具软件8/8适配器适配器(布局布线器布局布线器)下载器下载器(编程器编程器) 适配器的任务是完成目标系统在器件上的布局布线。适适配器的任务是完成目标系统在器件上的布局布线。适配，即结构综合通常都由可编程逻辑器件的厂商提供的专配，即结构综合通常都由可编程逻辑器件的厂商提供的专门针对器件开发的软件来完成。这些软件可以单独或嵌入门针对器件开发的软件来完成