ProtelDXP2004(第十三、十四章)

1、第1414章 信号完整性分析信号完整性信号完整性指的是在信号线上的信号质量。信号具有良好的信号完整性信号具有良好的信号完整性是指，当在需要时具有所必须达到的电压电平数值。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振荡、地弹、窜扰等。在Protel DXP 2004既可以在原理图上，又可以在PCB编辑器内实现信号的完整性分析，并能以波形的方式在图形界面下给出分析的结果。 信号完整性的基本概念信号完整性的基本概念 引起信号完整性的原因和常用解决方法引起信号完整性的原因和常用解决方法 元器件的信号完整性分析模型元器件的信号完整性分析模型

2、对电路进行信号完整性分析的方法对电路进行信号完整性分析的方法【学习目标】信号完整性主要是指信号在信号线上传输的质量，当电路中信号能以要求的时序、持续时间和电压幅度到达接收芯片引脚时，该电路就有很好的信号完整性。当信号不能正常响应，或者信号质量不能使系统长期稳定工作时，就出现了信号完整性问题。信号完整性主要表现在延迟、反射、串扰、地弹、振铃等几个方面。表14-1列出了高速电路中常见的信号完整性问题与可能引起该信号完整性的原因，并给出了相应的解决方案。14.1 14.1 信号完整性简介表表14-1 14-1 常见信号完整性（常见信号完整性（SISI）问题及解决方案）问题及解决方案在电路系统设计中，

3、为了更好地保证信号的完整性，应当注意以下7点： 对噪声敏感的元器件的物理隔离线路阻抗匹配及信号反射控制建议在设计中采用独立的电源及地电平层在PCB布线中信号线避免走直角同一组信号线尽量保持在布线上等长在高速电路设计中，相邻的两条信号线的间距应符合3W规则，即间距为信号线宽度的3倍对电源做好退耦处理，选择容值足够大的、低ESR的电容设计中理想的元器件布局参考图如图14-1所示。图14-1 设计中理想布局参考图 在Protel DXP 2004设计环境下，既可以在原理图上又可以在PCB编辑器内对选择的节点进行信号完整性分析，并且能够以波形的形式给出反射和窜扰的结果。 为了使信号完整性分析得到一个准

4、确的结果，在进行信号完整性分析之前必须做好以下准备工作： 当对一个网络进行仿真并且要得到有效的仿真结果时，电路中至少有一个集成电路（IC）的输出引脚要连接到这个网络上，这个引脚的输出将作为激励源输出到被分析的网络上。 针对每个元器件的信号完整性模型必须是正确的14.2 14.2 添加信号完整性分析模型在设计中必须具有源网络，一般情况下，至少要有两个网络电源网络和接地网络必须设定激励源的规则用于PCB的层堆栈必须正确，信号完整性分析需要的电源平面必须是连续的，分割的电源平面将不能得到正确的分析结果。另外，还要正确地设置所有层的厚度在设计中添加信号完整性模型最简单的方法就是利用【Model Ass

5、ignments】（模型配置）对话框。Protel DXP 2004的信号完整性分析主要包含13条规则，在PCB环境下，执行菜单【设计】【规则】命令，弹出【PCB规则和约束编辑器】对话框，并从对话框中打开【Signal Integrity】选项，如下图所示。从打开的【Signal Integrity】中可以看到信号完整分析所需要的规则。 图14-2 【PCB规则和约束编辑器】对话框 14.3 14.3 信号完整性规则设置1 1）Signal StimulusSignal Stimulus（激励信号）（激励信号） 移动光标到“Signal Stimulus”上，单击鼠标右键，弹出快捷菜单，如图1

6、4-3所示。 执行菜单【新建规则】命令，在【PCB规则和约束编辑器】对话框的右边一栏中列出了刚建立的规则，在规则一栏的“Signal Stimulus”选项前有了一个符号 ，单击符号 可以看到其中包含内容即为新建的规则，如图14-4所示。图14-3 快捷菜单 图14-4 新建的规则 移动光标到规则一栏的“Signal Stimulus”上，单击“Signal Stimulus”，打开该规则选项卡，如下图所示。图14-5 “Signal Stimulus”规则 2 2）Overshoot-Falling EdgeOvershoot-Falling Edge（信号超调的下降边沿（信号超调的下降边沿

7、） 移动光标到“Overshoot-Falling Edge”上，单击鼠标右键，从弹出的快捷菜单中执行菜单命令【新建规则】，选择并打开新建的规则“OvershootFalling”，从该规则的选项卡上可以看到该规则的约束如下图所示。 通过该约束选项卡可以设置信号完整性分析中的最大下降超调值。图14-6 “Overshoot-Falling Edge”约束 3 3） Overshoot-Rising EdgeOvershoot-Rising Edge（信号超调的上升边沿（信号超调的上升边沿） 移动光标到“Overshoot-Rising Edge”上，单击鼠标右键，从弹出的快捷菜单中执行菜单命令

8、【新建规则】，选择并打开新建的规则“OvershootRising”，从该规则选项卡上可以看到该规则的约束如下图所示。 通过该约束选项卡可以设置信号完整性分析中的最大上升超调值。图14-7 “Overshoot-Rising Edge”约束 4 4）Undershoot-Falling EdgeUndershoot-Falling Edge（信号下冲的下降沿）（信号下冲的下降沿） 移动光标到“Undershoot-Falling Edge”上，单击鼠标右键，从弹出的快捷菜单中执行菜单命令【新建规则】，选择并打开新建的规则“UndershootFalling”，从该规则选项卡上可以看到该规则的约

9、束如下图所示。 通过该约束选项卡可以设置信号完整性分析中信号下冲的最大下降值。图14-8 “Undershoot-Falling Edge”约束 5 5）Undershoot-Rising EdgeUndershoot-Rising Edge（信号下冲的上升沿）（信号下冲的上升沿） 移动光标到“Undershoot-Rising Edge”上，单击鼠标右键，从弹出的快捷菜单中执行菜单命令【新建规则】，选择并打开新建的规则“UndershootRising”，从该规则选项卡上可以看到该规则的约束如下图所示。 通过该约束选项卡可以设置信号完整性分析中信号下冲的最大上升值。图14-9 “Unders

10、hoot-Rising Edge”约束 6 6）ImpedanceImpedance（最大（最大/ /最小阻抗）最小阻抗） 移动光标到“Impedance”上，单击鼠标右键，从弹出的快捷菜单中执行菜单命令【新建规则】，选择并打开新建的规则“MaxMinImpedance”，从该规则选项卡上可以看到该规则的约束如下图所示。 通过该约束选项卡可以设置信号完整性分析中阻抗的最大值和最小值。图14-10 “Impedance”约束 7 7）Signal Top ValueSignal Top Value（高电平信号的最小电压值）（高电平信号的最小电压值） 移动光标到“Signal Top Value”

11、上，单击鼠标右键，从弹出的快捷菜单中执行菜单命令【新建规则】，选择并打开新建的规则“SignalTopValue”，从该规则选项卡上可以看到该规则的约束如下图所示。 通过该约束选项卡可以设置信号完整性分析中信号在高电平状态时的电压最小值。图14-11 “Signal Top Value”约束 8 8）Signal Basic ValueSignal Basic Value（基值电压的最大值）（基值电压的最大值） 移动光标到“Signal Basic Value”上，单击鼠标右键，从弹出的快捷菜单中执行菜单命令【新建规则】，选择并打开新建的规则“SignalBasicValue”，从该规则选项卡

12、上可以看到该规则的约束如下图所示。 通过该约束选项卡可以设置信号完整性分析中信号在低电平状态时的电压最大值 图14-12 “Signal Basic Value”约束 9 9）Flight Time-Rising EdgeFlight Time-Rising Edge（上升沿的最大延迟时间）（上升沿的最大延迟时间） 移动光标到“Flight Time-Rising Edge”上，单击鼠标右键，从弹出的快捷菜单中执行菜单命令【新建规则】，选择并打开新建的规则“FlightTimeRising”，从该规则选项卡上可以看到该规则的约束如下图所示。 通过该约束选项卡可以设置信号完整性分析中上升沿的最大

13、允许延迟时间 图14-13 “Flight Time-Rising Edge”约束 1010）Flight Time-Falling EdgeFlight Time-Falling Edge（下降沿的最大延迟时间）（下降沿的最大延迟时间） 移动光标到“Flight Time- Falling Edge”上，单击鼠标右键，从弹出的快捷菜单中执行菜单命令【新建规则】，选择并打开新建的规则“FlightTimeFalling”，从该规则选项卡上可以看到该规则的约束如下图所示。 通过该约束选项卡可以设置信号完整性分析中下降沿的最大允许延迟时间。 图14-14 “Flight Time-Falling

14、Edge”约束 1111）Slope-Rising EdgeSlope-Rising Edge（上升沿斜率）（上升沿斜率） 移动光标到“Slope-Rising Edge”上，单击鼠标右键，从弹出的快捷菜单中执行菜单命令【新建规则】，选择并打开新建的规则“SlopeRising”，从该规则选项卡上可以看到该规则的约束如下图所示。 该约束定义了上升沿从阈值电压VT到高电平VIH的最大延迟时间，可以通过该约束选项卡设置该时间延迟的最大值。图14-15 “Slope-Rising Edge”约束 1212）Slope-Falling EdgeSlope-Falling Edge（下降沿斜率）（下降沿

15、斜率） 移动光标到“Slope-Falling Edge”上，单击鼠标右键，从弹出的快捷菜单中执行菜单命令【新建规则】，选择并打开新建的规则“SlopeFalling”，从该规则选项卡上可以看到该规则的约束如下图所示。 该约束定义了下降沿从阈值电压VT到低电平VIL的最大延迟时间，可以通过该约束选项卡设置该时间延迟的最大值。图14-16 “Slope-Falling Edge”约束 1313）Supply NetsSupply Nets（电源网络的电压值）（电源网络的电压值） 移动光标到“Supply Nets”前的符号，展开其包含的约束，可以看到“Supply Nets”已包含的两个约束“S

16、upplyNets_1”和“SupplyNets”，如下图所示。图14-17 “Supply Nets”包含的约束 单击“SupplyNets_1”，可以看到该约束的参数卡如下图所示。从“SupplyNets_1”约束卡中可以看到，该约束匹配的【网络】为“VCC”，电压设定为“5.000V”。图14-18 “SupplyNets_1”约束 单击“SupplyNets”，可以看到该约束的参数卡如下图所示。从“SupplyNets”约束卡中可以看到，该约束匹配的【网络】为“GND”，电压设定为“0.000V”。图14-19 “SupplyNets”约束 1 1信号完整性设定选项信号完整性设定选项在

17、PCB编辑状态下，执行菜单命令【工具】/【信号完整性】，如果有元器件没有定义信号完整性分析模型，会弹出【Errors or warnings found】（发现错误或警告）对话框，如下图所示。图14-20 【Error or warnings found】对话框 14.4 14.4 信号完整性分析设定当没有错误或警告存在时，或者单击【Errors or warnings found】对话框的按钮 ，系统会弹出【信号完整性设定选项】对话框，如下图所示。图14-21 【信号完整性设定选项】对话框 通过该对话框可以设定【导线阻抗】和【Average Track Length】（平均线长度）等参数。设

18、置完成后，单击 按钮，系统弹出【信号完整性】对话框，如下图所示。使用【信号完整性】对话框就可以对设计的PCB进行仿真。图14-22 【信号完整性】对话框2 2【信号完整性信号完整性】对话框对话框1 1）【网络网络】列表列表 【信号完整性】对话框左边【网络】列表是打开的PCB文件的所有网络列表，“Status”列用来显示相应网络进行信号完整性分析后的状态，有3种可能的状态：Failed ：表示分析失败Not analyzed ： 表示分析由于某种原因而无法进行Passed : 表示分析通过，不存在问题 在进行信号完整性分析之前，选择需要分析的网络，并单击按钮 ，将该网络添加到右上角的待分析的【网络】列表中。 2 2）【标识符标识符】选项选项 从待分析的【网络】列表中选择某个网络，可以看到在【标识符】选项中列出了该网络所连接的元器件的引脚及信号的方向，以从待分析的【网络】列表中选择“DTRA”为例，可以看到【标识符】选项如下图