时序逻辑电路

1、课程名称:数字逻辑电路设计实践实验名称：组合逻辑电路设计LimsEER电子实验报告时序逻辑电路1、 实验目的1 .掌握时序逻辑电路的一般设计过程；2 .掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求;3 .掌握时序逻辑电路的基本调试方法；4 .熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。2、 实验原理详见书1031473、 实验内容1 .广告流水灯a. 实验要求用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。1 写出设计过程，画出设计的逻辑电路图，按图搭接电路。1）状态转换

2、图：现态次态Q2(n)Q1(n)Q0(n)Q2(n+1)Q1(n+1)Q0(n+1)0000010010100100110111001001011011101101111110002）建立卡诺图：Qz-Q为011110001010100011101110000111Q2n 1Q1n !Q0n 1有上表得：Q0n 1=Q0nQ1n 1= Q0n Q1n因此，需要三个 D触发器来实现时序电路，三个D触发器分别对应 Q0、Q1、Q2通过一片74LS138 3-8线译码器将Q2Q1Q0所对应的二进制码输出转化为相应的07号LED灯的输入电平。2 将单脉冲加到系统时钟端，静态验证实验电路。3 将TTL连

3、续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉 冲CLK触发器的输出端 Q2、Q1、Q0和8个LED上的波形。b. 实验数据设计电路。VCC5V1D3-VCC4 d 1PR1Q71CLK1Q1CLRU1A1PRU2A74ALs74ANU7A574LS00N 2U6A74LS04NU5B1PRU3BU4A474ALS86N31D1Q> 1CLK 1Q1CLRv74ALS74AN74ALS86N74ALS86N821D1Q> 1CLK 1Q1CLRY174ALS74ANVCC5VU93VCC0-6-0方AY0BY1CY2Y3G1Y4G2AY5G2BY6Y7DLE74LS

4、138N静态验证（自拟表格）将3-8译码器的Y15Y0输出端，从左到右依次接测试箱上的8个LED灯L8 L0 , 3个D触发器共同接箱上经消抖处理的当脉冲信号（上升沿触发）。依次按动单脉冲按钮，得以下结果。见表 1.表1.广告流水灯静态验证结果次序L8L7L6L5L4L3L2L11暗亮亮亮亮亮亮亮2亮暗亮亮亮亮亮亮3亮亮暗亮亮亮亮亮4亮亮亮暗亮亮亮亮5亮亮亮亮暗亮亮亮6亮亮亮亮亮暗亮亮7亮亮亮亮亮亮暗亮8亮亮亮亮亮亮亮暗9暗亮亮亮亮亮亮亮分析：可见暗灯从左往右按顺序移动，并且到最右端会返回到最左端循环移动。说明3-8译码器的YY5Y0输出端依次为低电平有效，说明电路中 3个D触发器的确实 现了

5、模8循环计数功能，说明实验成功。 动态验证波形记录:日直宣辞黎磔飒丽T nf>e； SOOus/div Sample Rte; 100k其中D1D8为译码器输出到发光二极管的信号，D9为时钟；D10D12为译码器输入信号；2 .序列发生器a.实验要求分别用MSI计数器和移位寄存器设计一个具有自启动功能的01001序列信号发生器。 写出设计过程，画出电路逻辑图。1）计数器实现采用的是方法是计数器结合译码器：首先是用74161实现模五功能，采用的是输出0100时同步置数，回到 0000状态。译码器部分则是将模五计数器输出低三位作为译码器输入，由于译码器输出是低电平有效，因此将 Y1 : Y4

6、通过与非门输出，作为信号发生器。2）移位寄存器实现：考虑自启动功能华后，列出状态转移表：为了简化实验电路图，在无效状态时将S1, D 状态设为表中0D:得逻辑表达式为:D =QcQaS1:Qa001100000001111001值：（以QA为序列信号发出端）顺序QCQBQAD0S1功匕匕 育有 效 状 态011010右移110100右移201000右移310010右移400101无 效 状 态511100右移600010701100右移建立卡诺图:根据S1和Qc、Qb、Qa关系容易得至kSi -QbQ 搭接电路，并用单脉冲静态验证实验结果。加入TTL连续脉冲，用双踪示波器和逻辑分析仪观察并记录

7、时钟脉冲 出端的波形。CLK序列输实验数据设计电路。1 ） MSI计数器电路图：（改进）2）移位寄存器设计:静态验证（自拟表格）分析：雄等二鹭亘擀警号冽领旗的Q3Q2Q 1D100001 一1 一1 一110011000010其中Q1为信号输出，D表示移位的输入信号动态验证波形记录：其中D11为序列发生器；D15为扫描信号3 .分频器 .实验要求设计一个分频器。要求将频率为32768Hz的方波信号变成32.768Hz的方波信号，其中32768Hz的方波信号需要自己通过电路产生。根据实验要求，拟出设计方案。1000,因此采用需要设分频器的设计思路是基于计数器实现的，本题要求分频系数为 计一个模1

8、000的计数器。方案1:分别用74LS161设计三个模10的计数器，并将其级联（进位信号控制使能端）但是由于此时其占空比为1/1000,用GW2000不易观察到脉冲波形，所以改用方案2。方案2:仍采用三个模10级联而成，但此时模 10计数器是通过74LS161产生白模5计 数器与DS触发器级联产生的，因此三个模 10计数器级联以后，每个模 10计数器输 出都是占空比为50%,易观察。设计电路图如下： 根据设计方案选择器件，并查阅所用器件的功能表和引脚图。 写出设计过程，画出电路逻辑图和实验接线图并标出引脚号。用逻辑分析仪观察时钟脉冲CLK和各计数器输出端的波形。用逻辑分析仪对时钟脉冲CLK和各

9、计数器输出端的信号做状态分析。b.实验数据设计电路。VCCVCC1/100074LS04N静态验证（自拟表格）顺序DCBARCO0000001000102001003001104010005010106011007011108100009100101010100111011012110 '0 '0131101014111001511111分析：灰色部分为我们采用的实现模五功能的部分动态验证波形记录:* Trig03 1口 0上图分别实现模100与卞H 1000；状态分析：略4 . 行列式键盘识别电路a.实验要求设计一个电路，当按下 4X4矩阵键盘中的任何一个键时，在数码管上显示

10、相应的键值。其中键码可通过 ROM查表的方式来实现，数码管可选择是BCD输入还是七段输入，实验箱上的 4X4键盘上拉电阻已经在内部连接好。根据实验要求，拟出设计方案。 根据设计方案选择器件，并查阅所用器件的功能表和引脚图。 写出设计过程，画出电路逻辑图和实验接线图并标出引脚号。1）功能分析：本题可分为三个模块：扫描电路，消抖电路，寄存器2）模块实现：A）消抖电路：采用一个D触发器，加100Hz的时钟信号。D触发器的输出控制的寄存器的置数功能和 扫描电路的扫描功能。当有键按下时，触发器控制扫描电路停止扫描，控制寄存器保 存信号。B）寄存器：采用两个 74LS161实现C汨描信号电路：要实现011

11、1 , 1011 , 1101 , 1110的循环扫描，采用移位寄存器实现，考虑其自启动功 能，1）其转态转移图如下：根据状态图再划出真值表就可以得到状态方程：Q0痛Q°Q1Q2（A7A4对应键盘上 row1row4; A3A0对应键盘上的 col1col4 ）AAIA ，AAAAAI/OI/O3I/O0AA6AA4AAA1A3211021位十六进 制表小00111110111010000000000011111101101000001001001111111100100010000200111111111000001010031001111011101001000004100111

12、11011010010010051001111111001001100006100111111110000110100710110110111010100000081011011101101010001009101101111100101010000A101101111110001010100B101111001110101100000C101111010110101100100D101111011100101110000E101111011110001110100F用逻辑分析仪观察时钟脉冲CLK和各计数器输出端的波形。用逻辑分析仪对时钟脉冲 CLK和各计数器输出端的信号做状态分析。b.实验数

13、据设计电路。100HzU1345610A B C DSLS0S1CLR /CLK74LS194NU2A74LS20N12QA QB QCQD1514131211col0 co11co13row0 row1 row2 row3U3A 74LS20co12100Hz29U4AU7A74LS04NRP1- I Q1 s Lcl QI' RRLC1-74LS74NU6100HzU53456345610AQABQBCQCDQDENPRCOENTLOAD CLRCL1100Hz 2AQABQBCQCDQDENPRCOENTLOAD CLR台CLK141312111574L

14、S161N74LS161N静态验证（自拟表格）嫌错港翻螃号领须酶加Col4Col 3Col2CollRow4Row3Row2RowlA3A2AlAO11101110-000011101101000111101011001011100111001111011110010011011101010111011011011011010111011110111 一110 一10 一001011110110011011 -1011 -1010101101111011011111101100011111011101011110111110011101111111分析：输出状态符合设计；动态验证波形记录：由于

15、篇幅有限，下面显示1,2, 3的动态波形;其中 D7 为时钟，D15D12 为 col3col1;D11D8 为 row3row1;三幅图分别显示了，11101110, 11101101 , 11101011;D15D14013D12D11D7< Trig D8Time: 500us/div Sample Rate: 100k选做实验：1 .序列检测器实验要求用触发器设计一个1011序列检查器，要求电路对串行输入序列进行检测，当连续检测到4个码元符合检测器的检测码1011时，检测器输出为 1 （注意：前一个1011序列的最后一个码元不能作为本次 1011序列的第一个码元） 使用静态（单步

16、）的测试方法，画出图 4.4.1所示的输入、输出时间关系图。CLK _匚1X | I|Z 对串行输入序列101101101101010011011进行检测，记录检测结果。b. 实验数据设计电路。静态验证（自拟表格） 分析：动态验证 波形记录：由于时间限制，本选做实只完成了设计部分：设计过程如下：一、确定电路的状态转换和状态表由于是设计一个四位序列检测器，因此可以根据已出现的前三位和现在出现的一位进行判断是否为序列1011,而前三位状态可以设为 Y,有八种可能，分别设为 A、 B、C、D、E、F、G、H,输入的最后一位为X,输出是否为所要的状态Z;建立状态表如下，现态次态输出X=0X=1X=0X

17、=1A (000)AB00B (001)CD00C (010)EF00D (011)GH00E (100)AB00F (101)CD01G (110)EF00H (111)GH00由状态表可以看到，状态 A、E,状态C、G,状态D、H在不同输入下都有相同的次态和输 出，所以可以将其等同为一个状态，等效后又发现B、D等效，再次变换后得到，现态次态输出X=0X=1X=0X=1A (000)AB00B (001)CB00C (010)AF00F (101)CB01二、状态转换真值表、卡诺图外输入现态次公外输出Xnq2QnQn+1Q?+1Z000000001100010000011100100010101010110110111011Qn+1Q2卡诺图： n nXQ2Q1 000101100001011110Qn+1Q1卡诺图：q2q：X 1 00 0 100001111011110Z卡诺图：n nXQ2Q1 000100000010011110三、建立方程组由上述的卡诺图可以得到方程如下：q2+1 =xq； +xq2q