基于FPGA的TFT LCD数字显示控制器设计_图文

1、 第48卷第6期2008年6月国玩技劣Telecommunication EngineefingJune2008地址发生模块为显存读取模块提供了一张显存地址表,地址表上涵盖了LCD上每个像素点的访问地址,地址发生模块设计保证在LCD显示扫描时钟进行到某一像素点时,恰好向显存读取模块提供该像素点的地址,显存读取模块据此地址从显存读取相应的像素点信息。地址发生模块动态地向显存读取模块提供地址的行为与显存读取模块的读操作是同步进行的,同步时钟为像素点时钟DCLK,触发信号是来自时序发生模块的数据使能信号DataEN,复位信号为时序发生模块的场同步消隐信号HB。显示读取子模块通过16bit并行数据总线

2、访问显存SRAM,对FPGA“调色板”颜色处理子模块提供4bit并行数据接口。本模块的输入时钟频率是LCD像素点时钟信号DCLK的4倍,触发信号为LCD数据使能信号DataEN,每4bit显存内容描述一个像素点,可显示16种颜色(颜色及色深可根据系统的要求,适时扩充。显存读取状态机循环1次可读取4个像素点的信息,在时钟信号的触发下,依次将点像素信息输送至“调色板”颜色处理子模块。将以上操作分解为如下步骤:(1消隐:每行或每场的非显示阶段,此阶段送至LCD的图像信息无效;(2So:取每包图像信息的第1个像素点信息,并送至“调色板”颜色处理子模块;(3Sl:取每包图像信息的第2个像素点信息,并送至

3、“调色板”颜色处理子模块;(4S2:取每包图像信息的第3个像素点信息,。并送至“调色板”颜色处理子模块;(5s3:取每包图像信息的第4个像素点信息,并送至“调色板”颜色处理子模块。详细过程如图4所示。54.图4显存读取状态机“调色板”颜色处理子模块接收显存读取子模块送来的像素点信息,经过调色、视频信号组包缓存后,直接输出18bit RGB数字视频信号至T兀'一LCD显示器。4FPGA实现与验证LCD数字显示控制器的全部逻辑功能都采用超高速硬件描述语言(VHDL来描述,在Xilinx的集成开发环境ISE6.2中,选.定目标FPGA为XC2V1000,对LCD显示控制IP核的VHDL源代码

4、进行逻辑综合,IP核所使用的逻辑资源见表1。表1显示控制IP核占用FPGA逻辑资源逻辑资源使用数总数占用比Slices10751202%Shce Flip Flops1301024JD1%LUl'8175102401%10Bs14332444%GCLl(831618%DCMs1812%将编译生成的MCS文件注人目标板上FPGA运行,使用ChipScope Pro6.2i提供的ChipSeope ProAnalyzer,监视FPGA内LCD控制器各状态机的运行状态,图5为ChipScope Pro Analyzer实时记录的一张反映LCD显示控制器工作情况的重要时序图。测试结果表明,通过

5、FPGA实现的LCD显示控制器满足18bit RGB数字液晶显示器的接口要求。图5LCD显示控制时序5设计实现的技术指标基于FPGA实现LCD数字显示控制器的技术方案已成功应用于一款DCU显示驱动板,经各项功 能及性能测试,目标板达到了如下技术指标。 基于FPGA的TFT-LCD数字显示控制器设计作者:舒胜坤, 王文慧, 林树, SHU Sheng-kun, WANG Wen-hui, LIN Shu作者单位:中国西南电子技术研究,成都,610036刊名:电讯技术英文刊名:TELECOMMUNICATION ENGINEERING年,卷(期:2008,48(6被引用次数:0次参考文献(7条4.曹允基于基于FPGA的VGA时序彩条实现方法及其应用 2002(116.Virtex-II 1.5V Field-Programmable Gate Arrays Advance Product Specification7.T-51750GD065.J-FW-AB LCD Module Technica