第四章存储器系统

1、1微机原理与接口技术存储器系统2第四章第四章 存储器系统存储器系统4.1概述概述一、存储器系统的一般概念二、半导体存储器及其分类三、半导体存储器的主要技术指标4.2随机存取存储器（RAM）一、静态RAM（SRAM）二、动态RAM（DRAM）三、存储器扩展技术4.3只读存储器（ROM）一、EPROM二、EEPROM三、闪存3第四章第四章 存储器系统存储器系统4.4高速缓冲存储器Cache一、Cache的工作原理二、Cache的读写操作三、Cache和主存的存取一致性三、Cache的分级体系结构4.5 半导体存储器设计举例44.1概述概述一、存储器系统的一般概念存储器存储器：内存，高速缓存（Cac

2、he），磁盘，可移动硬盘，光盘等存储器系统存储器系统：将两个或两个以上速度、工作方式以及制造材料各不相同的存储器用软件、硬件或软硬件相结合的方法连接起来，成为一个系统。从程序员的角度看，存储器系统是一个存储器整体。存储器系统的速度接近于其中速度最快的那个存储器；存储容量接近于最大的存储器容量，单位容量的价格接近于最便宜的存储器。存储器系统的优劣关系着整个计算机系统的优劣1、微机中的存储器系统5CPUCache主存辅助硬件Cache存储器系统存储器系统（1）Cache存储器系统Cache存储系统的管理全部由硬件实现，无需系统程序员干预，即它对程序员来说是透明的Cache由高速静态存储器（SRAM

3、）组成。存取周期为零点几个纳秒，存储容量为几十KB至几十MB之间，价格较高。主存由动态存储器（DRAM）组成，存取周期为几纳秒至几十纳秒，存储容量为几百KB至几GB之间，价格比Cache相对便宜得多。Cache系统在设计上，力求在一定时间内，CPU需要的指令和数据都能在Cache中访问到，因此，这个这个存储系统的存取周期与存储系统的存取周期与Cache非常接近。非常接近。6由于Cache中的数据和地址都是主存相应内容和地址的映像，它们之间的地址变换和映像都由硬件系统管理，对程序员来说“看不到”Cache，所以在编程时，只需要对主存编址。因此，Cache存储器系存储器系统的容量就是主存的容量统的

4、容量就是主存的容量由于Cache容量相比主存容量要小很多（通常1:128），故整个Cache存储器系统每单位容量的平均价格与主存很接近。Cache中存放CPU最近一直在使用的指令和数据。当Cache装满后，可将长期不用的数据删除，以提高Cache的使用效率7（2）虚拟存储系统8主存辅存辅助软硬件设备虚拟存储系统虚拟存储系统现代虚拟存储系统在操作系统的支持下为用户另外设计了一个虚拟地址空间。它将主存和外存看做一个整体，用软硬件相结合的方法管理，使得程序员能够对主存、辅存统一编址，这样形成的一个很大的地址空间，称为虚拟地址空间。虚拟地址空间比实际主存的容量大得多，32位微机可访问的编址空间为4GB

5、。虚拟存储系统在构成原理上与Cache存储器系统类似，其访问速度接近主存的速度。整个存储系统的单位容量价格接近磁盘存储器（辅存）。虚拟地址空间既不是主存地址空间，也不是磁盘存储器的地址空间，它是为使用者设计的一个逻辑地址空间。它远大于主存的实际地址空间，在软硬件系统支持下，可以采用与主存同样的随机访问方式92、存储系统的主要性能指标（1）存储容量（2）存取时间（3）单位容量的平均价格1011二、半导体存储器及其分类1、存储元半导体存储器由一些能表示二进制“0”和“1”状态的物理器件组成，这些器件具有记忆功能，如电容，双稳态电路等。将这些具有记忆功能的物理器件叫做存储元（如一个电容就是一个存储元

6、）每个存储元可以保存一位二进制信息。若干个存储元就构成了一个存储单元。在微机系统中，一个存储单元通常存放8bits（1B），许多存储单元组织在一起就构成了存储器。122、半导体存储器的分类（1）随机存取存储器RAMRAM的主要特点：可以随机进行读写操作，但掉电后信息会丢失根据制造工艺的不同，RAM可分为双极型半导体（TTL）RAM和金属氧化物半导体（MOS）RAM。双极型RAM的优点是存取时间短（几ns到几十ns），但其较MOS型RAM的集成度低，功耗大，价格高（作Cache）MOS型RAM又可分为静态RAM（SRAM）和动态RAM（DRAM）。SRAM以双稳触发器为基本存储单元，存取时间为几

7、十ns到几百ns，不需刷新，但集成度低（常见的SRAM芯片容量为1-64KB）。DRAM电容存储信息，电路简单，集成度高（目前DRAM芯片已达几百MB） 。但由于电容总有漏电存在，所以DRAM需要定时刷新（对电容充电）。DRAM的存取速度较SRAM慢。另外，DRAM功耗低，价格也比较便宜。因此，现在微机中的内存主要是MOS型DRAM1314（2）只读存储器ROMROM的主要特点是掉电后信息不丢失，可随机进行读操作，但不能写入或只能有条件编程写入，常用于存放一些相对不变的数据（如BIOS等）掩膜式（掩膜式（Masked）ROM，简称ROM：掩膜制作时将信息做在芯片中，以后不可更改可编程可编程RO

8、M（PROM）：只允许用户进行一次编程，其后不可更改可擦除可擦除ROM（EPROM）：可用紫外线擦除的PROM。允许用户多次编程和擦除电可擦除电可擦除ROM（EEPROM或或E2PROM）：可加电在线擦除的PROM。允许用户多次编程和擦除151、存储容量：存储容量：一般用“存储单元数每个单元的存储位数”描述例如：SRAM芯片6264容量为8K8bDRAM芯片NMC41527容量为256K1b2、存取时间和存取周期存取时间和存取周期存取时间是从存取命令发出到操作完成所经历的时间。CPU在读写存储器时，其读写时间必须大于存储器芯片的额定在读写存储器时，其读写时间必须大于存储器芯片的额定存取时间。如

9、果不能满足这一点，微机将无法正常工作存取时间。如果不能满足这一点，微机将无法正常工作存取周期是连续启动两次独立的存储器操作所需间隔的最小时间。若令存取时间为Ta，存取周期为Tc，则必须有则必须有Tc Ta3、可靠性、可靠性4、功耗、功耗三、半导体存储器的主要技术指标16一、静态RAM（SRAM）1、SRAM的基本存储电路（图4.2.1）4.2 随机存取存储器（RAM）行选线XVccT3 T4T5 T6A BT1 T2图4.2.1六管基本存储电路I/O 列选线Y I/O所有存储元共用此电路T7 T8T3、T4为负载管，T1、T2为工作管，T5、 T6、T7、T8为控制管，其中T7、T8为所有存储

10、元共用17若要写入“1”，I/O=1, #I/O=0,行选线X=1，使T5，T6导通，列选线Y=1，使T7，T8导通。要写入的内容经IO和#I/O端进入，通过T7、T8和T5、T6与A、B端相连,使A=1，B=0。这样使T2导通，T1截止。当输入信号和地址选择信号消失后，T5、 T6、T7、T8截止，T1、T2就保持被写入的状态不变，使得只要不掉电，写入的信息“1”就能保持不变。写入“0”的原理类似行选线XVccT3 T4T5 T6A BT1 T2图4.2.1六管基本存储电路I/O 列选线Y I/OT7 T818读操作时,行选线X=1，使T5，T6导通，列选线Y=1，使T7，T8导通。于是存储

11、元的信息被送到IO和#I/O端， IO和#I/O端连接到一个差动读出放大器上，从其电流方向即可判断出所存信息是“1”还是“0”。行选线XVccT3 T4T5 T6A BT1 T2图4.2.1六管基本存储电路I/O 列选线Y I/OT7 T8191、6264的引脚及功能（1）A0A12：13位地址线，可产生8192（213）个地址编码，每个编码通过内部译码指向一个存储单元。在与系统连接时，在与系统连接时，这这13根地址线通常接到系统地根地址线通常接到系统地址总线的低址总线的低13位位（2）D0D7：8根双向数据线。它表示6264芯片的没个存储单元中有8位二进制数。使用时，使用时，这这8根数据线与

12、系统的数据总线根数据线与系统的数据总线相连。相连。当CPU存取芯片上的某个存储单元时，读出和写入的数据都通过这8根数据线传送。VccWECS2A8A9A11OEA10CS1D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND128227326425524623722821920101911181217131614156264 图4.2.3 6264管脚图2、SRAM举例-6264（8K8位）20（3）#CS1，CS2：片选线。它们同时有效时才选中芯片。不同类型的芯片，其片选信号的数量不一定相同，但要选中该芯片，必须所有的片选信号同时有效才行。事实上，一个微机系统的内

13、存空间是由若干块存储器芯片组成的，某块芯片映射到内存空间的那一个位置（即处于哪一个地址范围）上，是由微机系统的高位地址决定的。高位地址信号和控高位地址信号和控制信号通过译码器产生片选信号，将芯片映射到所制信号通过译码器产生片选信号，将芯片映射到所需要的地址范围上。需要的地址范围上。6264有13根地址线(A0A12)，8086/8088有20根地址线(A0A19)，所以这里的高位地址信号为A13A1921（4）#OE：输出允许。（5）#WE：写允许（6）其他引线：Vcc为+5V电源，GND为接地端，NC表示空端#WE#CS1CS2#OED0D7001x写入1010读出XXX011101XXx三

14、态6264真值表3、SRAM的应用（1）地址译码：将高位地址信号通过一组电路（译码器）转换为一个确定的输出信号（通常为低电平）并将其连接到存储器芯片的片选端，使该芯片被选中，从而使系统能够对该芯片上的单元进行读写操作。（2）地址译码方式（全地址译码和部分译码）22全地址译码：系统的全部高位地址线均参与对芯片（组）的译码寻址23D0D7A0A12#MEMW#MEMRA19A18A17A16A15A14A13D0D7A0A12#WECS2#OE#CS1+5V&8088系统系统BUS6264使用门电路的全地址译码（使用门电路的全地址译码（3E000H3FFFFH）24D0D7A0A12#ME

15、MW#MEMRA19A18A17A16A15A14A13D0D7A0A12#WECS2#OE#CS1+5V8088系统系统BUS6264G1#G2A#G2BCBA#Y7使用使用138译码器实现全地址译码（译码器实现全地址译码（3E000H3FFFFH）部分地址译码：系统的部分高位地址线参与对芯片（组）的译码寻址(地址重叠)25D0D7A0A12#MEMW#MEMRA19A17A15A14A13D0D7A0A12#WECS2#OE#CS1+5V&8088系统系统BUS6264部分地址译码：部分地址译码：AE000HAFFFFH, BE000HBFFFFH, EE000HEFFFFH, F

16、E000HFFFFFH,26VccA8A9WEOEA10CSD7D6D5D4D3A7A6A5A4A3A2A1A0D0D1D2GND1242233224215206197188179161015111412136116（3）SRAM应用举例SRAM6116，构成地址范围在78000H 78FFFH之间的一个4KB的存储器返回返回D0D7A0A10#MEMW#MEMRD0D7A0A10#MEMW#MEMRA19A14A18A17A16A15A13A12A11D0D7A0A10R/#W#OE #CS8088系统系统BUS6116D0D7A0A10R/#W#OE #CSG1#G2A#G2BCBA#Y1

17、#Y074LS138271、DRAM的基本存储电路刷新放大器列选线数据输入/输出线行选线单管动态存储电路二、动态RAM（DRAM）282、DRAM举例-2164A（64KX1b）图4.2.62164引脚及内部结构293、DRAM在系统中的连接图4.5.1 PC/XT的RAM子系统216421642164216430三、存储器扩展技术1、位扩展：计算机中内存一般按字节进行组织，若存储器芯片的数据线少于8根，则要对芯片进行“位扩展”位扩展的方法：将每个存储芯片的地址线和控制线全部并联在一起，而将它们的数据线分别引出至数据总线的不同位上。例如2114(1K4b, SRAM)图4.4.1存储器的位扩展

18、312、字扩展字扩展是对存储器容量的扩展（或存储空间的扩展）。此时存储芯片上每个存储单元的字长满足要求（字长为8位），只是存储单元的个数不够，需要增加的是存储单元的数量。字扩展的方法：将每个芯片的地址线、数据线和读/写控制线并联在一起，而将它们的片选端分别引出至地址译码器的不同输出端，即用片选信号区别芯片地址例如前面SRAM应用举例（字扩展），DRAM应用举例（字位扩展）。32图4.3.42764管脚图Vcc(+5V)#PGMNCA8A9A11#OEA10#CED7D6D5D4D3VppA12A7A6A5A4A3A2A1A0D0D1D2地128227326425524 23 228219201

19、0 1911 1812 1713 1614 1527644.3 只读存储器（ROM）一、EPROM-2764（紫外线擦除，整片擦写）#PGM：编程输入脉冲。对EPROM编程时，在该端加上编程脉冲，读操作时#PGM为1Vpp：编程电压输入。编程时对应在该端加上编程高电压，不同芯片对Vpp要求不同，可以是+12.5V，+15V，+21V，+25V等33D0D7A0A12#MEMRA19A18A17A16A15A14A13D0D7A0A12#OE Vcc Vpp #PGM GND#CE8088系统系统BUS2764G1#G2A#G2BCBA#Y02764与与8088系统的连接（系统的连接（70000

20、H71FFFH）+5VC34可通过加电的方法在线擦写，允许字节擦写二、EEPROM-98C64VccWENCA8A9A11OEA10CED7D6D5D4D3RDY/BUSYA12A7A6A5A4A3A2A1A0D0D1D2GND12822732642552462372282192010191118121713161415NMC98C64A管脚图RDY/#BUSY: 状态输出端。98C64A正在执行编程写入时，此管脚为低电平；写完后，此管脚变为高电平。CPU通过检查此引脚的状态来判断写操作是否结束35例如：将一片98C64A接到系统总线上，地址范围为3E000H 3FFFFH，并编程将芯片的所有

21、单元写入66HD0D7A0A12#MEMW#MEMRA19A18A17A16A15A14A13D0D7A0A12#WE#OE#CE RDY/#BUSY1&8088系统系统BUS98C64A110k+5VD0接口地址02E0H36写入方法写入方法（1）使用延时程序TDELAY120USSTART: MOV AX, 3E00HMOV DS, AXMOV SI, 0MOV CX, 2000HAGN:MOV AL, 66HMOV SI,ALCALL TDELAY120USINC SILOOP AGNHLT37（2）通过查询RDY/#BUSY的状态START: MOV AX, 3E00HMOV

22、DS, AXMOV SI, 0MOV CX, 2000HMOV BL, 66HAGN:MOV DX, 02E0HWAIT: IN AL, DXTEST AL, 01HJZ WAITMOV SI,ALINC SILOOP AGNHLT（3）使用中断方式38闪存是EEPROM的变种，EEPROM与闪存不同的是，它能在字节水平上进行删除和重写而不是整个芯片擦写，这样闪存就比EEPROM快（类似于RAM），掉电后不丢失。由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的BIOS（基本输入输出程序）、PDA（个人数字助理）、数码相机中保存资料等。另一方面，闪存不像RAM（随机存取存储器）一

23、样以字节为单位改写数据，因此不能取代RAM。http:/ 高速缓冲存储器（Cache）CPUCache主存图4.4.1 Cache在微机系统中的位置404.4 高速缓冲存储器（Cache）一、Cache的工作原理（图4.4.1）程序和数据访问的局部性是cache工作的原理基础命中率(H)：CPU访问Cache时，所需信息恰好在 Cache中的概率。一般情况下，可以使Cache与内存的空间比为1：128，命中率都在90%以上设Cache存取时间为T1，主存存取时间为T2，则Cache存储器系统的平均存取时间为： T=T1*H+T2*（1-H）41例如：某微机有一级Cache和DRAM组成。已知D

24、RAM存取速度为80ns， Cache存取速度为6ns，Cache的命中率为85%，求该存储系统的平均存取速度。系统平均存取速度=6*85%+80*15%=17.1(ns)注：Cache只是加快了CPU访问存储器系统的速度，而CPU访问内存只是计算机全部操作的一部分，所以增加Cache对系统整体速度只能提高1020%。42二、Cache的读写操作1、贯穿读出式优点：降低了CPU对主存的请求次数缺点：延迟了CPU对主存的访问时间2、旁路读出式优点：没有时间延迟缺点：每次CPU都要访问主存，从而占用了部分总线时间CPUCache主存CPUCache主存43 3、写穿式优点：操作简单，Cache和主

25、存的数据能同步更新缺点：由于主存的慢速，降低了系统的写速度并占用了部分总线时间4、回写式Cache中设有一个标志地址和数据陈旧的信息，只有当Cache中的数据被再次更改时，才将原跟新的数介入主存相应的单元，然后再接受再次更新的数据。这样保证Cache和主存中的数据不致发生冲突Cache主存CPUCPUCache主存44微处理器性能评估：其中：k为比例常数，f为工作频率；CPI为执行每条指令需要的周期数，H为Cache的命中率，N为存取周期数因此，提高cache命中率可以提高微处理器性能：多级CacheNHCPIkf)1 ( 性能三、Cache的分级体系结构45CPU类型L1 CacheL2 C

26、acheCache 类型80386DX80486DXPentiumPentium ProPentium MMXPII/PIIICeleronPII/PIII XeonK6-IIIK7外部SRAM内部8KB内部8KB+ 8KB内部8KB+ 8KB内部16KB+ 16KB内部16KB+ 16KB内部16KB+ 16KB内部16KB+ 16KB内部32KB+ 32KB内部64KB+ 64KB无外部64KB外部64KB内部封装256KB或512KB外部128KB卡上或芯片内封装512KB卡上或芯片内封装128KB卡上或芯片内封装256KB2MB内部封装256KB卡上或芯片内封装512KB2MBSRAM

27、SRAMSRAMSRAMSRAMSRAMSRAMSRAMSRAMSRAM注：新型CPU把L1 Cache分为了指令Cache和数据Cache46设计步骤：1）根据现有芯片的类型及要求，确定所需要的芯片数量2）如果需要，将芯片进行位扩展和字扩展3）设计译码电路4）编写相应的存储器读/写控制程序4.5半导体存储器设计举例半导体存储器设计举例47例1. 用SRAM8256（256K8b）构成1MB的存储器。分析：8256容量为256KB，需要1MB/256KB=4片芯片，其地址范围为：00000H3FFFFH, 40000H7FFFFH, 80000HBFFFFH, C0000HFFFFFH.采用1

28、38译码器构成译码电路。8256有18根地址线，所以A19和A18用于片选译码，分别接入138的B和A端，138的C端接地48D0D7A0A17#MEMW#MEMRA19A188088系统系统BUSG1#G2A#G2BBAC#Y049例2. 用EPROM2764和SRAM6264构成16KB的内存。其中：ROM地址范围为FE000HFFFFFH，RAM地址范围为F0000HF1FFFH，要求使用译码器74LS138设计译码电路分析：2764和6264容量均为8KB，构成16KB内存，各需要1片。根据地址范围可知：ROM高位地址（A19A13）为1111,111;RAM高位地址（A19A13）为1111,000;508088系统系统BUSG1#G2A#G2BCBA#Y0#Y7D0D