多功能数字钟

1、 目录一、设计任务二、分析及设计过程 1.数字钟的功能要求 2.数字钟电路组成系统及其框图 3.主体电路的设计三、设计实现四、调试结果及调试分析五、参考书目六、实验心得一、设计任务1.设计课题：多功能数字钟电路设计给定的主要器件：74LS004片 74LS902片 74LS03（OC）2片 74LS922片74LS042片 74LS932片 74LS20 2片 74LS191 2片 74LS484片74LS742片 数码显示器BS2024只 555 2片数字钟的功能要求：基本功能以数字形式显示时、分、秒的时间，为节省器件，其中秒的个位用发光二极管指示，小时的十位亦用发光二极管指示，灯亮为“1”

2、，灯灭为“0”。小时计数器的计时要求为“12翻1”。要求手动快速校时、校分或慢校时、慢校分。扩展功能定时控制，其时间自定；仿广播电台整点报时；触摸报整点时数或自动报整点时数。2.设计步骤与要求拟定数字钟电路的组成框图，要求设计优化，电路功能多，器件少，成本低。设计并安装各单元电路，要求布线整齐、美观，便于级联与调试。测试数字钟系统的逻辑功能，使满足设计功能的要求。画出数字钟系统的整机逻辑电路图。写出课程设计实验报告。二、分析及设计过程本课题是数字电路中计数、分频、译码、显示及时钟振荡器等组合逻辑电路与时序逻辑电路的综合应用。通过学习，要求掌握多功能数字钟电路的设计方法、装调技术及数字钟的扩展应

3、用。1.数字钟的功能要求（1）基本功能准确计时，以数字形式显示时、分、秒的时间；小时的计时要求为“12翻1”12进制，分和秒的计时要求为60进位；校正时间。2.数字钟电路系统的组成框图如图S1-1所示，数字钟电路系统由主体电路和扩展电路两大部分所组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。系统的工作原理是：振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，然后经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时可以用校时电路校时、校分、

4、校秒。各扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。图S1-1多功能数字钟系统组成框图3.主体电路的设计主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件或电路的设计。（1）振荡器振荡器是数字钟的核心，振荡器的稳定度和频率的精准度决定了数字钟计时的准确程度，所以通常选用石英晶体来构成振荡器电路。一般来说，振荡器的频率越高，计时的精度就越高，但耗电量将增大。如图S1-2所示电路为电子手表集成电路（如5C702）中的晶体振荡器电路，常取晶

5、振的频率为32768Hz，因其内部有15级2分频集成电路，所以输出端正好得到1Hz的标准脉冲。如果精度要求不高也可以采用由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。这里选用555构成的多谐振荡器，设振荡器频率fO=103Hz，电路参数如图S1-3所示，其中10K电位器RP可微调振荡器的输出频率fO。（2）分频器分频器的功能主要有两个：一是产生标准秒脉冲信号；二是可提供功能扩展电路所需要的信号，如仿电台报时用的103Hz的高音频信号和500Hz的低音频信号等。选用中规模集成电路计数器74LS90可以完成上述功能。如图S1-4所示，将3片74LS90进行级联

6、，因每片为1/10分频器，3片级联正好获得1Hz的标准秒脉冲。由74LS90的功能表可得，当它接成BCD十进制计数器时，QA的输出是输入脉冲CP的2分频，所以第1片74LS90的QA输出脉冲的频率为500Hz。 图S1-2晶体振荡器 图S1-3555振荡器图S1-4振荡器与分频器电路（3）时分秒计数器分和秒计数器都是模M=60的计数器，采用中规模集成电路十进制计数器至少需要2片，因为10<M<100。它们的个位都是十进制计数器，而十位则是六进制计数器，其计数规律为0001585900。选用74LS92作为十位位计数器，74LS90作个位位计数器，再将它们进行级联组成模数M=60的计

7、数器。时计数器是一个“12翻1”的特殊进制计数器，即当数字钟的计时器运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。由此可见，时计数器的个位有09十个状态，十位只有0和1两种状态，因此，十位位可以采用仅有两个状态的集成触发器，如双D触发器74LS74（只用其中一个D触发器）。时的个位虽然只有09十个状态，但其重复周期需要输入13个时钟脉冲，因而需要采用功能较灵活的4位2进制计数器，这里选用74LS191。再将74LS74与74LS191通过控制门和反馈控制线进行级联，组成“12翻1”的小时计数器。（4）译码显示

8、电路译码显示电路的作用是将时分秒计数器输出的4位二进制代码翻译并显示出相应的十进制数的状态，通常译码器与显示器是配套使用的，如果选择共阴发光二极管数码显示器BS201/202，则译码驱动器应选配74LS48。（5）校时电路当数字钟接通电源或者计时出现误差时，均需要校正时间，校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使电路简单，本课题只进行分和小时的校正。对校时电路的要求是，在进行小时校正时不影响分和秒计数器的正常计数，同理，进行分校正时不影响秒计数器的正常计数。校正时间的方式有“快校时”和“慢校时”两种，其中“快校时”是，通过校时开关的控制，使校时脉冲进入校时电路

9、，则计数器对校时脉冲计数，当计到需要校正的时间时，再使计数器转入正常计数。“慢校时”是用单脉冲发生器的输出作校时脉冲，通过校时开关的控制，每触发一次输出一个单脉冲，则计数器加1，当计到需要校正的时间时，再使计数器转入正常计数。由此可见，两种校时方式的电路应基本相同，不同的是校时脉冲的产生与控制方式有所区别。S2S1功能000110计数校分校时 图S1-5校时电路 表S1-1校时开关的功能图S1-5所示电路为校“时”、校“分”电路。其中S1为校“分”用的控制开关，S2为校“时”用的控制开关，它们的控制功能如表S1-1所示。其中校时脉冲如果直接采用如图S1-4所示的分频器的10Hz的输出脉冲，当S

10、1或S2分别为“1”时可进行“快校时”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。需要注意的是，图S1-5所示的校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，必要时还应将其改为去抖动开关电路。（6）主体电路的装调根据图S1-1所示的数字钟系统组成框图按照信号的流向分级安装，逐级进行级联，这里的每一级是指组成数字钟的各功能电路。根据数字电路安装与调试基本方法，测试主体电路的逻辑功能。级联时，如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑功能不正常时，可以通过增加逻辑门进行延时或反相。如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变

11、引起的，可在集成电路器件的电源端VCC加退耦滤波电容。画数字钟的主体逻辑电路图经过联调并纠正方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。最后画出满足设计要求的总体逻辑电路图。如果因实验器材有限，其中秒计数器的个位和时计数器的十位可以采用发光二极管指示，因而可以省去2片译码器和2只数码显示器。三、设计实现 设计完成之后可以得到一个正常工作的数字钟。由于秒钟的部分未用74LS48芯片编译出，所以无法实现。而时钟和分钟部分可以通过74LS48芯片编译并把输出信号接到LED灯上，可以显示。从“00 00到12 59”再回到“01 00”，分的部分为60进制，时的部分为12进制。4、 调试结果及调试分析由于再接线过程中没有清晰的弄懂电路图的设计思路导致时钟部分无法进位，在后期的检验过程中多次检查线路无法找到原因在“10 00”与“12 59”间循环。5、 参考书目数字电子技术基础 高等教育出版社 阎石主编6、 心得体会 通过这次三天的课程设计，我体会到了我们在课堂所学的远远还不够，不能很好的把课堂上的理论只是用来解决实验中碰到的问题，理论到实际的转化能力不够。这次课程设计不进考验了我们对所学知识的转化吸收能力，也考验了我实际操作中