计算机组织与结构第4章

1、第第4 4章章 触发器与时序逻辑电路触发器与时序逻辑电路任课教师：李静梅任课教师：李静梅主要内容主要内容 1.1.触发器的性质、分类触发器的性质、分类 2.2.基本触发器存储信息的原理基本触发器存储信息的原理 3.3.具有同步功能的常用时序触发器具有同步功能的常用时序触发器 4.4.时序逻辑电路的分析与设计方法时序逻辑电路的分析与设计方法 5.5.常用中规模集成时序逻辑电路的设计与分析方法常用中规模集成时序逻辑电路的设计与分析方法4.14.1触发器的性质与分类触发器的性质与分类在各种复杂的数字电路中，不仅需要对二值信在各种复杂的数字电路中，不仅需要对二值信号进行算术运算和逻辑运算，还要经常将这

2、些信号号进行算术运算和逻辑运算，还要经常将这些信号及运算结果进行保存，为此在实际应用中需要使用及运算结果进行保存，为此在实际应用中需要使用具有记忆功能的基本逻辑单元部件。具有记忆功能的基本逻辑单元部件。触发器便是具备这个特点的最基本器件代表。触发器便是具备这个特点的最基本器件代表。4.1.14.1.1触发器的性质触发器的性质 触发器具有两个显著的特性：触发器具有两个显著的特性： 1 1具有两个能自行保持的稳定状态具有两个能自行保持的稳定状态 在没有外界信号作用时，触发器维持原来的稳定在没有外界信号作用时，触发器维持原来的稳定状态不变。状态不变。 2 2在一定外界信号作用下，触发器可以从一个稳定

3、状在一定外界信号作用下，触发器可以从一个稳定状态翻转为另一种稳定状态。态翻转为另一种稳定状态。 1状态状态0状态状态=1 输出端输出端=0 =0 输出端输出端=1 不同的角度不同的角度-观察触发器观察触发器-不同性质不同性质-分类分类。4.1.24.1.2触发器的分类触发器的分类1 1是否有时钟输入是否有时钟输入 2 2根据电路结构形式的不同、状态变化的动作特点不同根据电路结构形式的不同、状态变化的动作特点不同基本触发器（无时钟输入）基本触发器（无时钟输入） 时钟触发器（有时钟输入）时钟触发器（有时钟输入）基本基本RS触发器触发器同步同步RS触发器触发器主从触发主从触发器器维持阻塞触发器维持阻

4、塞触发器CMOS边沿触发器边沿触发器 3 3根据逻辑功能的不同根据逻辑功能的不同 RSRS触发器触发器 JKJK触发器触发器 T T触发器触发器 D D触发器触发器4.2 基本基本RS触发器（直接置位、复位触发器）触发器（直接置位、复位触发器）1由由“与非与非”门构成的基本触发器门构成的基本触发器 。 。SRSR图图4.1基本基本RS触发器的电路结构图与图形符号触发器的电路结构图与图形符号 “与非与非”门构成的触发器门构成的触发器具有：具有：RS 1.1.两个交叉耦合的两个交叉耦合的“与非与非”门；门； 2.2.两个输入端两个输入端 、 ； 3.3.两个互反的输出端两个互反的输出端 、 。RS

5、(1)(1)=11时，状态不变。时，状态不变。分析：分析： 下面对它的状态表现进行详细分析。下面对它的状态表现进行详细分析。 =01时，则不管触发器原来是什么状时，则不管触发器原来是什么状 态，在负态，在负 脉冲消失后，触发器为脉冲消失后，触发器为“0”状态。状态。 分析：因为分析：因为 一旦翻成一旦翻成 =0，即使，即使 负脉冲消失，恢复成高电平，触负脉冲消失，恢复成高电平，触发器也能维持发器也能维持“0”状态不变。状态不变。 端亦叫复位端（清端亦叫复位端（清0端）。端）。RS1S100R+RR =10时，则不管触发器原来是什么状态，时，则不管触发器原来是什么状态， 在负脉冲消失后，触发器为

6、在负脉冲消失后，触发器为“1”状态。状态。 分析：分析： 因为一旦因为一旦 翻转为翻转为0，即使负脉冲消失，即使负脉冲消失， 恢复成高电平，触发器也能维持恢复成高电平，触发器也能维持“1”状态不变。状态不变。 端亦叫置位端端亦叫置位端(置置“1”端端)。RS01R10S+SS(4) =00时，由于时，由于 =00，出现非定义的，出现非定义的 = =1状态。在状态。在 同时回到高电平以后，同时回到高电平以后，基本触发器的状态要看门基本触发器的状态要看门1和门和门2翻转的速度翻转的速度谁快谁慢，从逻辑关系说无法确定是谁快谁慢，从逻辑关系说无法确定是0状态还状态还是是1状态，所以应该尽量避免。状态，

7、所以应该尽量避免。RSRSSSRR当当 先翻转：先翻转： 01， =0； 当当 先翻转：先翻转： 01， =0。RS2.RS触发器的特征表触发器的特征表 ： 触发器原来的状态，也叫触发器原来的状态，也叫初态初态（状态变量）。（状态变量）。 ： 触发器的新状态，也叫触发器的新状态，也叫次态次态。 显然显然 不仅与输入状态不仅与输入状态 有关，还与原来状态有关，还与原来状态 有关。有关。 触发器的触发器的特征表特征表(功能表、功能真值表功能表、功能真值表):把含有把含有状状态变量态变量的真值表叫触发器的特征表。的真值表叫触发器的特征表。 如表如表4.1所示。所示。nn 1n 1RSn表4.1RS触

8、发器的功能真值表3.3.由由“或非或非”门构成的门构成的RSRS基本触发器基本触发器: : 由由“或非或非”门构成的门构成的RSRS基本触发器的电路结构图基本触发器的电路结构图与图形符号如图与图形符号如图4.24.2所示。所示。R：复位端：复位端 S：置位端：置位端RS=00，状态保持，状态保持RS=10，0状态状态RS=01，1状态状态RS=11， = =0，若正脉冲消失，新状态不定。，若正脉冲消失，新状态不定。SR11SRSR图图4.2 在数字系统中，为协调各部分器件的动作，常常要在数字系统中，为协调各部分器件的动作，常常要求某些触发器于同一时刻动作，为此，必须引入同步信求某些触发器于同一

9、时刻动作，为此，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号号，使这些触发器只有在同步信号到达时才按输入信号改变状态。改变状态。 时钟时钟( (时钟信号、时钟脉冲时钟信号、时钟脉冲) )：把这个同步信号叫时：把这个同步信号叫时钟。用钟。用CP(Clock Pulse)CP(Clock Pulse)表示。表示。 时序触发器：具有时钟输入端时序触发器：具有时钟输入端CPCP的触发器称为时钟的触发器称为时钟触发器。触发器。4.3 时序触发器时序触发器1分类分类 按逻辑功能的不同，时钟触发器可分为：按逻辑功能的不同，时钟触发器可分为： 按结构和触发方式不同，时钟触发器可分为按结构和触

10、发方式不同，时钟触发器可分为 同步式触发器同步式触发器 维持阻塞触发器维持阻塞触发器 边沿触发器边沿触发器 主从触发器主从触发器4 43 31 1分类、术语及功能表现方式分类、术语及功能表现方式2术语术语 时钟输入端时钟输入端CPCP 数据输入端数据输入端( (控制输入端控制输入端) SR) SR型：型：S S和和R R D D型：型：D D JK JK型：型：J J和和K K T T型：型：T T 初态初态( (现态、原状态现态、原状态) )： 次态次态( (新状态新状态) )：nn 13 3功能表现方式功能表现方式 功能真值表：初态向次态转化规律，也叫状态转换功能真值表：初态向次态转化规律

11、，也叫状态转换 真值表。真值表。 激励表：以表格的形式表达了为在时钟脉冲作用下激励表：以表格的形式表达了为在时钟脉冲作用下 实现一定的状态转换实现一定的状态转换 ，应有怎样的控，应有怎样的控 制输入条件。制输入条件。 状态图（状态转换图）：以图形的方式表达在时钟状态图（状态转换图）：以图形的方式表达在时钟 脉冲作用下，状态变化与控制输入端之间的关系。脉冲作用下，状态变化与控制输入端之间的关系。 特性方程：以方程的形式表达了在时钟作用下，次特性方程：以方程的形式表达了在时钟作用下，次 态态 与控制输入端及初态与控制输入端及初态 之间的逻辑关系。之间的逻辑关系。只是表达时序触发器逻辑功能的不同形式

12、，本质只是表达时序触发器逻辑功能的不同形式，本质是一样的，由任何一种形式可推导出其它是一样的，由任何一种形式可推导出其它3 3种。种。nn 1n 1n432同步同步SR触发器触发器 功能真值表功能真值表001110001000000011001101111111n 111SRCPn 说 明111111100110000n 1n=保持n=n 1保持n 1=n 1= 1n 1状态不定110987654321.功能真值表功能真值表表表1 1、2 2行表明：当行表明：当CP=0CP=0时，门时，门3 3、门、门4 4截止，截止，S S、R R的值不会影响输出端的状的值不会影响输出端的状 态。只有在态。

13、只有在CP=1CP=1时，触发器输出端的状态才受时，触发器输出端的状态才受S S、R R的控制。的控制。表表3 3、4 4行表明：行表明：SR=00SR=00时，时， =11=11，此时，时钟脉冲作用后，触发器的，此时，时钟脉冲作用后，触发器的 状态不变。状态不变。第第5 5、6 6行表明：行表明：SR=01SR=01时时, ,在脉冲作用期间，在脉冲作用期间， =10=10， 端有负脉冲。端有负脉冲。 不管不管 原来是原来是 0,10,1，次态，次态 11，符号，符号“”表示恒等于。表示恒等于。第第7 7、8 8行表明：行表明：SR=10SR=10时，在脉冲作用期间，时，在脉冲作用期间， =0

14、1=01， 端有负脉冲。端有负脉冲。 不管不管 原来是原来是 0,10,1，次态，次态 11。第第9 9、1010行表明：行表明：SR=11SR=11时则在时则在CPCP高电平期间，高电平期间， 均有负脉冲输出，均有负脉冲输出， 使使 与与 均输出高电平。而在均输出高电平。而在CPCP由高变低时，由高变低时， =11 =11， =1 =1，造成状态不定。，造成状态不定。S RSRSnn 1SRnSRnnSRn 1S 为实现初态为实现初态 =0=0到次态到次态 =0=0的状态转换，只需的状态转换，只需S=0S=0，R R任意即可；任意即可； 这一点可从功能真值表的这一点可从功能真值表的3 3行、

15、行、5 5行观察到；行观察到； 也可以从也可以从SRSR触发器的工作原理得到。触发器的工作原理得到。同理：可得到同理：可得到 的的 01 01 10 10 的状态转换激励表。的状态转换激励表。 1111显然，激励表是从功能真值表转换变来的。显然，激励表是从功能真值表转换变来的。nn 1nn 1表示表示0,1都可以都可以2激励表激励表 状态图是以图形的方式所展示的触发器激励表，用一个状态图是以图形的方式所展示的触发器激励表，用一个圆圈加圈里边的具体数字表示某一状态。圆圈加圈里边的具体数字表示某一状态。 ： 表示表示 =0 =0 状态；状态； ： 表示表示 =1 =1 状态；状态； 箭头指向次态，

16、箭尾是初态；箭头指向次态，箭尾是初态； 弧线上数值弧线上数值( (状态转移条件状态转移条件) )表明控制输入表明控制输入S S和和R R的本组取值，的本组取值，取这组值后，取这组值后， 的转换按箭头走向行进。的转换按箭头走向行进。 状态图可以描述较复杂的时序逻辑电路中的状态变换情况。状态图可以描述较复杂的时序逻辑电路中的状态变换情况。一个包含一个包含m m个触发器的时序逻辑电路，共有个触发器的时序逻辑电路，共有 个状态，它的个状态，它的状态转换图就有状态转换图就有 个圆圈状态。个圆圈状态。nn 1m2m23状态图状态图 4特性方程特性方程 将功能真值表所表示的触发器逻辑功能，经过次态卡诺将功能

17、真值表所表示的触发器逻辑功能，经过次态卡诺图的化简，就得到该时钟触发器的逻辑表达式，即特征方图的化简，就得到该时钟触发器的逻辑表达式，即特征方程。这个方程反映出：程。这个方程反映出：433D触发器、触发器、JK触发器和触发器和T触发器触发器S1同步同步D触发器（由触发器（由SR触发器演变而来，触发器演变而来，R= ） 只有一个只有一个D输入端和一个时钟输入端中，它克服输入端和一个时钟输入端中，它克服了了RS=11状态下的不稳定现象。状态下的不稳定现象。 同步同步D触发器的触发器的 逻辑电路图、逻辑电路图、 功能真值表、功能真值表、 激励表、激励表、 状态图及特性方程状态图及特性方程 。2同步同

18、步JK触发器的逻辑电路图、功能真值表、激励表、状触发器的逻辑电路图、功能真值表、激励表、状态图及特性方程态图及特性方程 3同步同步T触发器触发器 当当JKJK触发器的触发器的J=KJ=K条件条件下，就演变成下，就演变成T T触发器。如触发器。如右侧图所示。右侧图所示。 当当T=0时状态不变，时状态不变，T=1时取反。有时时取反。有时T触发器也叫触发器也叫T触发器。触发器。将几种触发器比较发现，将几种触发器比较发现，JK触发器功能最强。它包含了触发器功能最强。它包含了RS和和T触发器的所有功能。例如需要触发器的所有功能。例如需要RS时，只需将时，只需将JK触发器的触发器的J、K端端当做当做R、S

19、端使用；如需要端使用；如需要T时，只需将时，只需将JK触发器的触发器的J、K端连在一端连在一起当起当T端使用。所以，目前生产的时钟触发器定型定型产品中只有端使用。所以，目前生产的时钟触发器定型定型产品中只有JK和和D触发器。触发器。功能真值表激励表状态图特性方程功能真值表激励表状态图特性方程1 1同步触发器的触发方式同步触发器的触发方式 触发器的触发方式触发器的触发方式: :是指时钟触发器在是指时钟触发器在CPCP脉冲的什么时脉冲的什么时刻接收控制输入信号，并且改变状态。以刻接收控制输入信号，并且改变状态。以D D触发器为例说明。触发器为例说明。(1)CP为低电平时，为低电平时， 门门3、门、

20、门4被封锁被封锁 并且无论并且无论D=0还是还是1， 均为均为1. 不可能改变触发器原来的状态。不可能改变触发器原来的状态。RS(2)CP为高电平时，封锁被解除。为高电平时，封锁被解除。 D触发器在触发器在CP高电平期间接收控制信号高电平期间接收控制信号 并改变状态。并改变状态。 D=0， =01，“0”状态状态 D=1， =10，“1”状态状态 这种触发方式称为电平触发。这种触发方式称为电平触发。 即在即在CP高电平期间，只要控制输入端高电平期间，只要控制输入端 发生变化，输出端也跟着发生变化。发生变化，输出端也跟着发生变化。RSRS434触发方式与空翻触发方式与空翻2空翻：在同一时钟脉冲作

21、用下，触发器的状态发生了两次或空翻：在同一时钟脉冲作用下，触发器的状态发生了两次或 两次以上的翻转，就叫空翻。这种现象意味着失控，两次以上的翻转，就叫空翻。这种现象意味着失控， 因为触发器的输出不能严格地按时钟节拍发生动作。因为触发器的输出不能严格地按时钟节拍发生动作。例例41：以：以SR同步触发器的波形图为例说明空翻现象。同步触发器的波形图为例说明空翻现象。CPRS0100001111 由图可以看出，在同一个由图可以看出，在同一个CP脉冲信号中，脉冲信号中，SR同步触同步触发器的状态发生了多次改变，发器的状态发生了多次改变，即产生了空翻现象。即产生了空翻现象。 同步式的同步式的D、JK和和T

22、触发触发器同样存在空翻现象。器同样存在空翻现象。 特别是特别是T触发器，在触发器，在CP=1且且T=1期间，会在期间，会在01之间连续翻转，以至之间连续翻转，以至于无法确定终态。于无法确定终态。 而而D、SR也只有在也只有在CP=1且输入端不变时才适用。且输入端不变时才适用。维持阻塞触发器：利用电路内的维持阻塞线所产生的维持阻塞触发器：利用电路内的维持阻塞线所产生的“维护维护 阻塞阻塞”作用克服空翻。作用克服空翻。边沿触发器：利用电路内速度差来克服空翻问题。边沿触发器：利用电路内速度差来克服空翻问题。主从触发器：借助主从结构和双拍工作方式，以主从触发方主从触发器：借助主从结构和双拍工作方式，以

23、主从触发方 式克服空翻问题。式克服空翻问题。 维持阻塞触发器的触发方式是边沿触发，且为上升沿触维持阻塞触发器的触发方式是边沿触发，且为上升沿触发，即仅在时钟脉冲上升沿接收输入信号并改变状态。发，即仅在时钟脉冲上升沿接收输入信号并改变状态。 但一般集成电路中的边沿触发器多采用下降沿触发方但一般集成电路中的边沿触发器多采用下降沿触发方式，即仅在式，即仅在CP下降沿时刻接收控制输入信号并改变状态。下降沿时刻接收控制输入信号并改变状态。3克服空翻的几类触发器克服空翻的几类触发器例例42 维持阻塞维持阻塞D触发器触发器,其初态其初态为为1，逻辑结构如左图所，逻辑结构如左图所示，已知示，已知CP、D的波形

24、如的波形如图所示，试画出图所示，试画出 、 的波形变化情况。的波形变化情况。(1)当当 G4=0时，产生了置位信号，这个时，产生了置位信号，这个信号经信号经 置置1维持线维持线1送给送给G6门，门，G6门维持门维持置置1信号。同时又经阻塞线信号。同时又经阻塞线2送送G3门，保门，保证证G3=1，阻塞了置，阻塞了置0信号产生。信号产生。(2)当当G3=0时，产生了置时，产生了置0信号，这个信信号，这个信号经维持号经维持 线线3及置及置1阻塞线阻塞线4，维持置，维持置0，阻塞，阻塞置置1。解：解： 分析：优点在于分析：优点在于-门之间增加了维持、阻塞线。门之间增加了维持、阻塞线。 1线和线和3线是

25、维持线，起维持作用；线是维持线，起维持作用； 2线和线和4线是阻塞线，起阻塞作用。线是阻塞线，起阻塞作用。 (1)当当 G4=0时，产生了置位信号，这个信号经时，产生了置位信号，这个信号经 置置1维持线维持线1送给送给G6门，门，G6门维持置门维持置1信号。同信号。同 时又经阻塞线时又经阻塞线2送送G3门，保证门，保证G3=1，阻塞了置，阻塞了置 0信号产生。信号产生。 (2)当当G3=0时，产生了置时，产生了置0信号，这个信号经维持信号，这个信号经维持 线线3及置及置1阻塞线阻塞线4，维持置，维持置0，阻塞置，阻塞置1。 根据上述分析，可得根据上述分析，可得 、 的波形变化情况的波形变化情况

26、 功能真值表功能真值表 00111001n1C PD n1100例例43：图图4.144.14为为JKJK边沿边沿触发器，由两个与或非门构触发器，由两个与或非门构成基本触发器，成基本触发器，G3 G3 、G4G4是是输入门，起触发引导作用。输入门，起触发引导作用。 若其初态为若其初态为0 0已知已知CPCP、J J、K K波形波形画出输出画出输出 、 的波形。的波形。1J& G5& G11& G2& G6&KCPG4G3BA解：分析如下：解：分析如下：(1)CP=0(1)CP=0时，门时，门G3G3、G4G4、G5G5、G6G6均被封锁，均被封锁，A=B

27、=1A=B=1，G5G5、G6G6输出为输出为0 0。J J、K K的的 变化对触发器不起作用。即触发器的状态借助变化对触发器不起作用。即触发器的状态借助G1G1、G2G2门得以保持。门得以保持。(2)CP(2)CP从从0101时刻，状态不会改变。因为时刻，状态不会改变。因为CP=1CP=1，G5G5、G6G6较较G1G1、G2G2先被打开，先被打开， 设设 =1=1，则，则G5G5输出为输出为1 1，G6G6输出为输出为0 0。而。而J J、K K状态作用到状态作用到G3G3、G4G4门，再门，再 传送到传送到G1G1、G2G2门起作用已经迟了，触发器已自锁。门起作用已经迟了，触发器已自锁。

28、(3)CP=1(3)CP=1时，只要时，只要CPCP恒为恒为1 1，无论触发器处于什么状态，自锁作用的结果是，无论触发器处于什么状态，自锁作用的结果是 触发器状态不会改变，触发器状态不会改变，J J、K K信号端也不起作用。信号端也不起作用。(4)CP(4)CP从从1010时刻，即负边沿瞬间，时刻，即负边沿瞬间，G5G5、G6G6先封锁输出先封锁输出0 0。而由于。而由于G3G3、G4G4门门 延迟，延迟，A A、B B端还未变成全端还未变成全1 1的时间内，触发器已按的时间内，触发器已按CPCP负边沿作用前负边沿作用前J J、K K 的状态翻转完毕，并进入自锁保护状态。的状态翻转完毕，并进入

29、自锁保护状态。 CP1 CP1后，封锁了后，封锁了J J、K K变化对触发器的影响。所以变化对触发器的影响。所以CP=0CP=0或或CP=1CP=1均能抑制均能抑制干扰信号。其波形图如图所示。干扰信号。其波形图如图所示。nnnKJ11n11n01n11nn11nn根据：根据：计算每一个脉冲下降沿时刻的计算每一个脉冲下降沿时刻的即可得正确结果。即可得正确结果。第一个脉冲下跳沿时，第一个脉冲下跳沿时，J=1，K=0，第二个脉冲下跳沿时，第二个脉冲下跳沿时，J=0，K=1，第三个脉冲下跳沿时，第三个脉冲下跳沿时，J=1，K=1，第四个脉冲下跳沿时，第四个脉冲下跳沿时，J=0，K=0，功能真值表功能真

30、值表 Jn1nK0000C P0011100110110100011011011110nnnKJ1小结小结441时序逻辑电路概述时序逻辑电路概述1定义定义2时序逻辑电路结构图时序逻辑电路结构图3在结构上的两个特点在结构上的两个特点4各种信号的逻辑关系（逻辑函数）各种信号的逻辑关系（逻辑函数） 意味着该时刻的输入信号该电路过去的输入信号时序电路中必须包括具有记忆能力的器件4.4 时序逻辑电路时序逻辑电路：任何时刻的输出信号取决于：任何时刻的输出信号取决于 下一节下一节442时序逻辑电路的分类时序逻辑电路的分类 1输出方程输出方程Z(tn)与输入与输入X(n)是否有关是否有关 2是否同步是否同步

31、：有关：无关MealyMoore异步时序电路同步时序电路443时序逻辑电路的分析时序逻辑电路的分析1定义：根据时序逻辑图，分析出时序逻辑功能，称之为时定义：根据时序逻辑图，分析出时序逻辑功能，称之为时 序逻辑电路的分析。序逻辑电路的分析。2分析步骤：分析步骤：(1)先确定是同步、异步？先确定是同步、异步？Moore、Mealy？(2)根据电路写出根据电路写出 n(t )WCP触发器驱动方程式表达式时钟方程信号表达式（同步不写）(3)将驱动方程代入特征方程，写出各触发器的状态方程，即次将驱动方程代入特征方程，写出各触发器的状态方程，即次 态的逻辑表达式态的逻辑表达式(4)写出输出方程写出输出方程

32、Z(tn)的逻辑表达式的逻辑表达式(5)画次态卡诺图和输出卡诺图，画次态卡诺图和输出卡诺图， 推出时序逻辑电路的推出时序逻辑电路的 :(6)文字描述逻辑功能文字描述逻辑功能时序图（波形图）状态转换图状态转换真值表3分析举例分析举例解：这是一个同步时序逻解：这是一个同步时序逻 辑电路辑电路 写出触发器写出触发器 的驱动方程，的驱动方程， 即触发器的输入表达式即触发器的输入表达式1131KJnnnKJ121213213KJnn例例44： 分析图所示时序逻辑电路的分析图所示时序逻辑电路的 功能，电路中各触发器均为功能，电路中各触发器均为 TTL边沿触发器（边沿触发器（TTL三极三极 管管三极管逻辑电

33、路）。三极管逻辑电路）。将驱动方程代入特征方程，得到各触发器的状态方程因为特征将驱动方程代入特征方程，得到各触发器的状态方程因为特征方程为方程为 nnnKJ1所以所以 013111111nnnnnKJnnnnnnnnnKJ212121222212nnnnnnnnKJ21321333313 写出输出方程写出输出方程Z(tn)的逻辑表达式设输出规定为的逻辑表达式设输出规定为C，则，则 显然它的输出只取决于存储电路的状态，所以属于显然它的输出只取决于存储电路的状态，所以属于Moore电电路。路。画次态卡诺图如图所示。画次态卡诺图如图所示。nC3nnnnnnn21321311nnnnnnnnnnnnn

34、32132132132112nnnn32113由卡诺图可得该逻辑电路所对应的状态转换真值表由卡诺图可得该逻辑电路所对应的状态转换真值表 状态转换图状态转换图 由状态转换真值表或状态转换图由状态转换真值表或状态转换图可画出例可画出例44所对应的波形图所对应的波形图 电路功能：是一个来五个脉冲就循环一周的时序电电路功能：是一个来五个脉冲就循环一周的时序电路，也可称为五进制计数器。路，也可称为五进制计数器。 例例45：分析如图所示逻辑电路的功能。：分析如图所示逻辑电路的功能。该电路是同步时序逻辑电路。该电路是同步时序逻辑电路。驱动方程驱动方程2121XXKXXJ将驱动方程代入特征方程因为将驱动方程代

35、入特征方程因为 nnnKJ1 所以代入后得状态方程：所以代入后得状态方程： nnnXXXX21211nnXXXX)(2121输出方程为：输出方程为：nnnnnnnnXXXXXXXXXXXXXXXXZ2121212121212121由于该电路的输出不仅与电路的输入有关，还与存由于该电路的输出不仅与电路的输入有关，还与存储电路的现态有关，所以属于储电路的现态有关，所以属于Mealy型时序逻辑电路。型时序逻辑电路。画出次态卡诺图、输出画出次态卡诺图、输出Z 的卡诺图的卡诺图 x1x2000011110101101001n根据次态与根据次态与Z的卡诺图，写出状态转换真的卡诺图，写出状态转换真值表值表

36、，并画出状态转换图。，并画出状态转换图。结论：结论： 某时刻电路的输出某时刻电路的输出Z决定于此时可两个加数及上决定于此时可两个加数及上次进位的全加和，而本次全加和的进位决定了次进位的全加和，而本次全加和的进位决定了次态。所以这是个串行加法器，其简单的逻辑符号次态。所以这是个串行加法器，其简单的逻辑符号如图所示。如图所示。Six2x1zAiBiCiCi-1DCiCCP1n444时序逻辑电路的设计时序逻辑电路的设计 1定义：根据具体要求，画出满足功能要求的逻辑电定义：根据具体要求，画出满足功能要求的逻辑电 路，在此，仅介绍同步时序电路的设计。路，在此，仅介绍同步时序电路的设计。 2设计步骤：设计

37、步骤： 根据设计要求，画出时序电路状态转换图或状态转换表。根据设计要求，画出时序电路状态转换图或状态转换表。 画状态图时，要明确输入变量、输出变量和状态数。画状态图时，要明确输入变量、输出变量和状态数。 取原因或条件取原因或条件 取结果取结果 对三者进行定义，并对电路状态顺序编号，最后画图对三者进行定义，并对电路状态顺序编号，最后画图 状态分配（状态编码）状态分配（状态编码） 时序电路的状态用触发器的状态组合来表示，所时序电路的状态用触发器的状态组合来表示，所以要通晓以要通晓 由几个触发器组成电路。由几个触发器组成电路。n n个触发器有个触发器有 个个状态，若状态，若M=M=电路的状态数，则应

38、满足：电路的状态数，则应满足：MM 编码方式的选择决定了逻辑电路的简单或复杂，编码方式的选择决定了逻辑电路的简单或复杂，编码不同，设计结果就不同，电路图也不同。编码不同，设计结果就不同，电路图也不同。确定触发器类型，求出驱动方程和输出方程。确定触发器类型，求出驱动方程和输出方程。按照驱动方程和输出方程画出逻辑电路图。按照驱动方程和输出方程画出逻辑电路图。检查能否自行启动。检查能否自行启动。3Mealy型同步时序电路设计举例型同步时序电路设计举例例例46：设计一个串行数据序列检测器，该电路具：设计一个串行数据序列检测器，该电路具有一个输入端有一个输入端X和一个输出端和一个输出端Z。X作为一串随机输作为一