第5章 锁存器与触发器 习题与参考答案36-66

1、第5章 锁存器与触发器 习题与参考答案题5-1 画出图题5-1所示的SR锁存器输出端Q、端的波形，输入端与的波形如图所示。（设Q初始状态为0）图题5-1解：题5-2 画出图题5-2所示的SR锁存器输出端Q、端的波形，输入端S与R的波形如图所示。（设Q初始状态为0）图题5-2解：题5-3 画出图题5-3所示的电平触发SR触发器输出端Q、端的波形，输入端S、R与CLK的波形如图所示。（设Q初始状态为0）图题5-3解：题5-4 画出图题5-4所示的电平触发D触发器输出Q端的波形，输入端D与CLK的波形如图所示。（设Q初始状态为0）图题5-4解：题5-5 画出图题5-5所示的边沿触发D触发器输出端Q端

2、的波形，输入端D与CLK的波形如图所示。（设Q初始状态为0）图题5-5解：题5-6 画出图题5-6所示的边沿D触发器输出Q端的波形，CLK的波形如图所示。（设Q初始状态为0）图题5-6解：题5-7 试画出图题5-7所示电路输出端Q1、Q0端的波形，CLK的波形如图所示。（设Q初始状态为0）图题5-7解：题5-8 画出图题5-8所示的JK触发器输出Q端的波形，输入端J、K与CLK的波形如图所示。（设Q初始状态为0）图题5-8解：题5-9 画出图题5-9所示的正边沿触发JK触发器输出Q端的波形，输入端J、K与CLK的波形如图所示。（设Q初始状态为0）图题5-9解：题5-10 画出图题5-10所示的

3、JK触发器输出端Q端的波形， CLK的波形如图所示。（设Q初始状态为0）图题5-10解：题5-11 画出图题5-11所示的脉冲JK触发器输出Q端的波形，输入端J、K与CLK的波形如图所示。（设Q初始状态为0）图题5-11解：题5-12试画出图题5-12所示电路输出端Q1、Q0端的波形， CLK的波形如图所示。（设Q初始状态为0）图题5-12解：题5-13试画出图题5-13所示T触发器输出Q端的波形，输入端CLK的波形如图所示。（设Q初始状态为0）图题5-13题5-14试画出图题5-14所示各触发器输出Q端的波形， CLK、A和B的波形如图所示。（设Q初始状态为0）图题5-14解：对于Q1：对于

4、Q2：对于Q3： 题5-15试画出图题5-15所示各触发器输出Q端的波形， CLK的波形如图所示。（设Q初始状态为0）图题5-15解： 题5-16 试画出图题5-16所示触发器输出Q端的波形， CLK的波形如图所示。（设Q初始状态为0）图题5-16解：题5-17 试画出图题5-17所示电路中触发器输出Q1、Q2端的波形， CLK的波形如图所示。（设Q初始状态为0）图题5-17解： 题5-18 试画出图题5-18所示电路中触发器输出Q1、Q2端的波形，CLK的波形如图所示。（设Q初始状态为0）图题5-18解： 题5-19 试画出图题5-19所示电路中触发器输出Q1、Q2端的波形，输入端CLK的波

5、形如图所示。（设Q初始状态为0）图题5-19解： 题5-20 试画出图题5-20所示电路中触发器输出Q1、Q2端的波形，CLK的波形如图所示。（设Q初始状态为0）图题5-20解： 题5-21 试将D触发器转换成JK触发器。题5-22 试将JK触发器转换成D触发器。两式对比有：第6章 习题与参考答案题6-1 用文字描述图题6-1所示的状态图，并说明是何种类型状态机。图题6-1解：状态A：如果输入为0，转移到状态A，输出0 如果输入为1，转移到状态B，输出0状态B：如果输入为0，转移到状态A，输出0 如果输入为1，转移到状态C，输出0状态C：如果输入为0，转移到状态A，输出0如果输入为1，转移到状

6、态D，输出0状态D：如果输入为0，转移到状态A，输出0如果输入为1，转移到状态D，输出1该状态为梅里状态机。题6-2 试写出图题6-2所示状态图的状态表。图题6-2解：（1）输入现态/输出次态S=0S0/SZ=0S1S=1S1/ SZ=0S2S2 /SZ=1S0（2）输入/输出现态次态S=1 /M=0S0S1S=0/M=0S1S2S=1/M=0S2S3S=0/M=1S3S0题6-3 试画出图题6-3所示的状态表的状态图。解：图题6-3题6-4 试写出图题6-4所示电路的驱动方程、状态方程、输出方程与状态图，并按照所给波形画出输出端Y的波形。图题6-4解：左图：驱动方程： 状态方程： 输出方程：

7、右图：驱动方程： 状态方程： 输出方程：由于状态方程=输出方程与左图一样，因此具有与左图相同的状态表、状态图与时序图。题6-5 分析图题6-5所示的电路。写出驱动方程、状态方程、输出方程，画出状态表和状态图，并说明是何种状态机。图题6-5解FF0驱动方程： 状态方程：FF1驱动方程： 状态方程：输出方程：状态表如下：状态机如下：可以看出是摩尔状态机。题6-6 分析图题6-6所示的电路。写出驱动方程、状态方程、输出方程，画出状态表和状态图，并说明是何种状态机。图题6-6解：驱动方程： 状态方程： 状态方程：输出方程：该状态机是摩尔状态机。题6-7 分析图题6-7所示的电路。写出驱动方程、状态方程

8、、输出方程，画出状态表和状态图，并说明是何种状态机。图题6-7解： FF0驱动方程： 状态方程： FF1驱动方程： 状态方程：输出方程：该状态为梅里状态机。状态表与状态图如下：题6-8题6-14的分析方法与上述题目的分析方法相同，这里留给读者。题6-15图题6-15所示的是5位右移寄存器与输入信号DATA、时钟CLK的波形图，若寄存器初始状态为00000，试画出寄存器输出Q4Q0的波形图。图题6-15解：题6-16 图题6-16所示的是8位右移寄存器74HC164符号、输入信号DATA、时钟CLK的波形图，若寄存器初始状态为00000000，试画出寄存器输出QFQA的波形图。图题6-16解：题

9、6-17 图题6-17所示的是8位右移寄存器74HC164与共阳数码管的连接图，其输入信号DATA、时钟CLK的波形图，若寄存器初始状态为00000000，试画出74HC164输出QFQA的波形图，并说明数码管显示的数字是多少？图题6-17解：显示数字1题6-18 图题6-18所示的是并入串出8位右移寄存器74HC165的连接图，以及输入信号CLKINH、移位/置数信号与时钟CLK的波形图，若74HC165并入数据为11100101，试画出74HC165输出Y的波形图。图题6-18解：题6-19 试用上升沿D触发器构成异步3位二进制加法计数器，要求画出逻辑电路图，以及计数器输入时钟CLK与D触

10、发器输出端Q2Q0的波形图。题6-20 同题6-19，将所设计计数器改为减法计数器。题6-21 试用上升沿JK触发器构成异步3位二进制加法计数器，要求画出逻辑电路图，以及计数器输入时钟CLK与JK触发器输出端Q2Q0的波形图。题6-22 同题6-21，将所设计计数器改为减法计数器。题6-23 试用上升沿JK触发器构成同步3位二进制加法计数器，要求画出逻辑电路图。解：题6-24 图题6-24所示为异步4位二进制加法计数器74LS293组成的计数器电路，试说明该计数电路是多少进制计数器，并说明复位信号RESET的有效电平，图题6-24解：RESET有效电平为低电平。该计数器是13进制计数器。题6-

11、25 图题6-25所示为具有同步清除功能的同步四位二进制加法计数器74LS163组成的计数器电路，试说明该计数电路是多少进制。图题6-25 解：该电路是异步清零6进制计数器。题6-26 图题6-26所示为具有异步清除功能的同步四位二进制加法计数器74LS161组成的计数电路，试说明该计数电路是多少进制。图题6-26解： 异步清零5进制计数器。题6-27 图题6-27所示为具有同步预置功能的同步四位二进制加法计数器74LS161组成的计数电路，试说明该计数电路是多少进制。图题6-27解：该电路是同步置数6进制计数器。题6-28 图题6-28所示为具有同步预置功能的同步四位二进制加法计数器74LS

12、161组成的计数电路，试说明该计数电路是多少进制。图题6-28解：该计数器是同步置数12进制。置入数为3，数14时准备好置数条件，再加一个计数脉冲，置入数3。 题6-29 试判断图题6-29所示为电路为多少进制计数器，是同步电路还是异步电路。图题6-29解：上图：同步级连100进制计数器。 下图：异步级连100进制计数器。题6-30 试画出图题6-30所示电路的状态图，并画出时钟CLK作用下的Y端波形。 图题6-30解：状态顺序为：6、7、8、E、F、0、6、7、8、E、F写成二进制为：0000 0110 0111 1000 1110 1111 0000，因此Y（D）端的波形如下。下图中a.是

13、计数器输出。题6-31 试分析图题6-31所示电路的功能。图题6-31解：该电路具有移位寄存器功能。（图中a1a4是计数器输出）【题6-32】 试用74LS161采用反馈置数法组成十一进制计数器。解：当计数到10时，再来计数脉冲上升沿，置数0。【题6-33】 试用74LS160采用反馈清零法组成七进制计数器。解：当计数到7时，产生异步清零，因此数字7只出现一瞬间。【题6-34】 试用2片74LS161采用整体反馈清零法组成128进制计数器。解：采用同步连接方式，当计数到16*8=128时，产生反馈清零动作。【题6-35】 试用2片74LS161采用整体反馈置数法组成128进制计数器。解：当计数

14、到高位为7时，准备置数动作，当低位进位RCO为1时，高位时钟的上升沿到达后，高位置数0，而低位从F返回0。【题6-36】 试用2片74LS160组成六十进制计数器。解：该计数器计数到59时，再来一个计数脉冲上升沿，则低位返回零，高位置数0。【题6-37】 试用2片74LS161组成十二进制计数器，要求计数值为112。解：当计数到12时，再来一个计数脉冲上升沿，计数器低位置1，高位置0。题6-38* 试用D触发器构成3位格雷码计数器。解：第1步，画状态表。Q2Q1Q0000001011010110111101100第2步 画出驱动表第3步 写出驱动方程（D触发器的状态方程就是驱动方程）第4步 画

15、逻辑图第5步 在MAXplusII软件或QUARTUSII软件的仿真结果。题6-39* 用D触发器构成5进制计数器。该例可用题6-38所用的步骤做。题6-40 试用4个D触发器组成自启动4进制环行计数器。解：分析题意，得到状态表如下：Q3Q2Q1Q0D0D0改为说明000100100100100000010001000000110101011001111001101010111100110111101111000001111111100000000000可进入0001可进入1001-0001可进入1010、0100可进入1001，0010可进入1110-1100-1000可进入0010可进入0

16、100可进入0110-1100-1000可进入1000可进入1010-0100可进入1100-1000可进入1110-1100-1000可知驱动函数D0如下：电路图如下；采用MAXplusII软件仿真结果如下：题6-41 试用4个D触发器组成自启动6进制扭环行计数器。可以按照题6-40的步骤解题6-41。题6-42 用JK触发器构成5进制计数器。该例可用题6-38所用的步骤做。题6-43 试用74LS160组成30进制计数、译码、显示电路，要求采用共阳数码管。解：直接设计，如下图所示：题6-44一个地下车库可以停放99辆车，在入口处和出口处分别安装有车辆传感器用于检测车辆的进入和驶出，试设计一

17、个车库车数量显示装置，该装置可以显示车库内停放车的数量。（当检测到车辆时，传感器输出幅值为+5V的脉冲信号）。（建议采用同步十进制双时钟加减计数器74LS192或是可预置数同步4位加减十进制计数器74LS190）解：直接设计，如下图所示。题6-45 如图图题6-45所示，车辆速度检测装置有两个分离距离为10m的车辆传感器，当车辆经过第1个传感器时，该传感器输出高电平脉冲，这时计数器开始计数；当车辆经过第2个传感器时，该传感器输出高电平脉冲，计数器停止计数；若是计数时钟周期T为0.1s，则计数器计数个数N乘以时钟周期就是时间，由于两传感器之间距离已知，则车速V=10m/（N*T）。试设计该装置，要求用数码管显示计数器计数值。（可参考图题6-45）图题6-45解：由题意得到状态图：由状态图得到状态表与次态卡诺图如下： 由次态卡诺图得到如下状态方程与输出方程： 采用MAXplusII仿真电路与结果如下：最后电路如下：题6-46 试设计一个电灯控制器，当按钮A按下后（低电平有效），电灯亮10s后灭（计数到10s信号高电平有效）。（提示：该控制器框图可参考图题6-46）。图题6-46解：该题的状态图如下：题6-47 试设计一个控制2电机的控制器。要求电机1运转10s后，电机1停止，电机2工作；电机2工作5