基于FPGA技术的反应堆逻辑保护系统模拟装置

1、    基于FPGA技术的反应堆逻辑保护系统模拟装置        高超 时间:2008年03月26日     字 体: 大 中 小        关键词:        摘? 要：关键字：反应堆逻辑保护 FPGA? 磁逻辑转换1?引言反应堆逻辑保护系统为反应堆保护系统的核心系统

2、之一，要求具有极高的可靠性，最早反应堆逻辑保护系统采用磁逻辑实现，随着技术的发展后来一些核电站采用CMOS电路，随着FPGA技术的快速发展，基于现代半导体技术的硬件反应堆保护系统重新受到重视，它可使数字化保护系统的可靠性明显提高。本课题的目的是在研究反应堆保护系统发展历史及现状的基础上，针对大亚湾核电站的RPR系统详细研究，开发出能仿真RPR系统大部分功能的仿真装置。2?反应堆保护系统设计准则 反应堆逻辑保护系统的设计主要遵循以下几个方面的准则：单一故障准则：要求某设备组合在其任何部位发生可信的单一随机故障时仍能够执行其正常功能的准则。独立性和冗余性：冗余设计一般包括安全监测通道的冗余，安全逻

3、辑装置的冗余和整个系统的冗余等，为了排除由于环境因素和电气物理现象的相关影响，具有相同保护功能的重复通道之间应彼此独立，并保持物理（或实体）上的分离和电气上的隔离，以免丧失冗余性。多样性：包括了功能多样性和设备的多样性，对每个规定的反应堆假定始发事件尽量用不同的物理效应或不同的变量来监测。故障安全准则：在某系统中发生任何故障时仍能使该系统保持在安全状态的设计原则。 3?硬件设计原理在反应堆逻辑保护系统仿真装置中，由数据采集模块采集注入信号处理后送给FPGA模块进行逻辑判断，FPGA模块执行逻辑判断功能，所有保护逻辑都由FPGA模块实现，运算的结果由DO模块送出，给出保护动作和相关点信息。下图说

4、明了采用反应堆逻辑保护系统模拟装置的系统原理图。?系统硬件主要包括FPGA模块、DI模块和DO模块。FPGA模块系统结构框图如下图所示。模拟装置的保护逻辑由FPGA产生，注入信号经欧式连接器的b、c、d排引入，经电平转换电路进入FPGA；保护信号从FPGA经电平转换电路，由欧式连接器的z、a排送到底板。?FPGA模块逻辑框图? DI模块逻辑框图? DO模块逻辑框图4.1?逻辑总体设计FPGA的软件开发环境为Quartus II5.0 Version5.0 Build Web Edition。在程序设计过程中遵循以下几个原则.?可读性和可维护性；.?除个别实现困难的功能块采用vhdl语言外，所有

5、逻辑都用bdf文件实现；.?对应电气图中每页定义1个bdf文件，且以图纸名和图页结合命名；.?层次化结构，顶层文件引用底层文件的功能块。反应堆逻辑保护系统仿真装置的逻辑设计是在FPGA中实现的，下图以被保护的某个参数为例进行了说明,FPGA的逻辑设计中设计了2个完全相同的逻辑，我们称之为半逻辑，对一个物理点的采集前端的监视设备会对其冗余采集，将采集值判断值分别送到这两个半逻辑中进行处理。对于反应堆的功率这个信号由三个通道分别对这一点进行采集判断，并将判断地结果作为逻辑保护系统的输入信号。送来的3个反应堆功率信号进行三取二处理(其他的信号也有进行4取2处理的)，并将结果送到22与逻辑中与其他信号

6、的结果一起运算，这就是逻辑部分，在下图中用黄色框表示。之后半逻辑经过22与逻辑判断得出的结果与另外的半逻辑的结果进行与操作，从而决定对下游的执行机构是否输出安全保护动作信号，这部分就是输出部分，在下图中用棕色框表示。在每个超功率信号除了进行3取2得运算外还各自在与另外半逻辑中的对应信号进行比较是否一致，并把比较结果送出提示操作员，在下图中用绿色框表示。? 4.2?详细逻辑设计对在设计中应用到的一些典型逻辑下面给出了详细的设计。1)?4取3逻辑4取3逻辑在该程序中大量应用，具体实现时候采用VHDL语言进行编写。其逻辑流程图和FPGA内的封装图如下图所示：?3取2逻辑的设计和4取3为同一原理。2)?二选一逻辑二选一逻辑采用BDF来实现，其实现方法如下图?在前面先将R端和S端的信号采到2个时刻的状态作为内部触发器的输入信号，内部触发器判断控制输出。5?录波功能的实现使用Quartus软件提供的SignalTap嵌入式逻辑分析仪功能，实现对注入信号和输出信号的录波功能。SignalTap可以配置采集时钟、分配数据信号、设置出发类型和级别、设置采样深度，可以更好的给出分析功能。，6?