RF讲座三(PLL频率合成技术

1、目录目录专题三：专题三：PLL频率合成技术频率合成技术目录目录一、一、频率合成技术概述频率合成技术概述二、二、PLLPLL基本原理基本原理三、三、PLLPLL频率合成器频率合成器目录目录1.1 频率合成器的作用频率合成器的作用1.2 频率合成器的分类频率合成器的分类1.3 频率合成器的主要技术指标频率合成器的主要技术指标目录目录1.1 频率合成器的作用频率合成器的作用 为实现高质量的无线通信，抗干扰，近代通信系统往为实现高质量的无线通信，抗干扰，近代通信系统往往要求通信机具有大量的、可供用户选择的、能迅速更换往要求通信机具有大量的、可供用户选择的、能迅速更换的频率稳定度和精度很高的载波信号频率

2、。的频率稳定度和精度很高的载波信号频率。 晶体振荡器虽然频率稳定度和精度很高，但其频率值只晶体振荡器虽然频率稳定度和精度很高，但其频率值只能在很小范围内微调。能在很小范围内微调。 频率合成器作用：频率合成器作用：利用一个或多个基准频率，产生一系利用一个或多个基准频率，产生一系列等间隔的离散频率。这些频率的频率稳定度和精度均和基列等间隔的离散频率。这些频率的频率稳定度和精度均和基准频率的相同，且频率转换的时间很短。准频率的相同，且频率转换的时间很短。目录目录1.2 频率合成器的分类频率合成器的分类利用倍频、分频、混频等方法利用倍频、分频、混频等方法直接产生。信号质量较差。直接产生。信号质量较差。

3、直接频率合成器直接频率合成器间接频率合成器（即锁相频率合成器）间接频率合成器（即锁相频率合成器）直接数字频率合成器直接数字频率合成器DDS利用锁相技术实现。结构简利用锁相技术实现。结构简单、输出频率成分频谱纯度单、输出频率成分频谱纯度高，控制方便等优点。高，控制方便等优点。基于全数字技术。输出频率可高达几百基于全数字技术。输出频率可高达几百MHz。它由参考时钟、相位累加器、只。它由参考时钟、相位累加器、只读存储、读存储、DAC和滤波器等组成。和滤波器等组成。目录目录1.3 频率合成器的主要技术指标频率合成器的主要技术指标1. 频率范围频率范围2. 频率间隔频率间隔 fo（又称分辨率）（又称分辨

4、率）相邻频率之间的最小间隔相邻频率之间的最小间隔输出最低频率输出最低频率fomin和最高频率和最高频率fomax之间的变化范围。之间的变化范围。如如VHF波段的调频通信机频率间隔为波段的调频通信机频率间隔为25kHz/12.5kHz/5kHz。目前。目前PLL频率合成器可做到频率合成器可做到100kHz/10Hz/1Hz ，而，而DDS合成器可做到合成器可做到1Hz以下以下实际中每个分波段由一个实际中每个分波段由一个VCO来满足分波段频率范围来满足分波段频率范围 目录目录频率稳定度指：频率稳定度指：在规定的观测时间内，合成器输出频率偏离在规定的观测时间内，合成器输出频率偏离标称值的程度。一般用

5、偏离值与输出频率的标称值的程度。一般用偏离值与输出频率的相对值来表示。相对值来表示。频率准确度指：频率准确度指：实际工作频率与标称频率值之差，又称频率实际工作频率与标称频率值之差，又称频率误差。误差。3. 频率转换时间频率转换时间ts从一个工作频率转换到另一个工作频率，从一个工作频率转换到另一个工作频率，并达到稳定工作所需要的时间。它包含并达到稳定工作所需要的时间。它包含电路延迟时间和电路延迟时间和PLL捕捉时间。捕捉时间。4. 频率稳定度和准确度频率稳定度和准确度换频时间换频时间ts对不同的合成方式是完全不同的：对不同的合成方式是完全不同的： 模拟直接合成法：模拟直接合成法：ms级以下甚至到

6、级以下甚至到 s级；级； DDS：纳秒级：纳秒级（1ns=10-9s） PLL频率合成：频率合成：rsft25 频率合成器中输出频率的稳定度主要取决于参考频率的稳定度。频率合成器中输出频率的稳定度主要取决于参考频率的稳定度。目录目录5. 频谱纯度频谱纯度 指输出信号接近正弦波的程度。用有用信号电平与指输出信号接近正弦波的程度。用有用信号电平与各寄生频率分量总电平之比的分贝值表示。各寄生频率分量总电平之比的分贝值表示。多数来源于混频器。对称多数来源于混频器。对称分布于有用信号两侧分布于有用信号两侧由放大器的非线由放大器的非线性特性产生性特性产生PLL中主要来自中主要来自VCO；DDS中来自内部器

7、件的中来自内部器件的非相干噪声。非相干噪声。目录目录2.1 锁相环路基本组成锁相环路基本组成2.2 锁相环路的基本工作原理锁相环路的基本工作原理2.3 锁相环路的捕捉与跟踪锁相环路的捕捉与跟踪2.4 鉴相器（鉴相器（PD） 2.5 压控振荡器（压控振荡器（VCO）2.6 环路滤波器（环路滤波器（LF）2.7 PLL特性和应用特性和应用目录目录2.1 锁相环路基本组成锁相环路基本组成鉴相器（鉴相器（PD）：）：用以比较用以比较ui、 uo相位，输出反映相相位，输出反映相位误差的电压位误差的电压uD(t)环路滤波器（环路滤波器（LF）：）： 用以滤除误差信号中的高频分量和用以滤除误差信号中的高频分

8、量和噪声，提高系统稳定性。噪声，提高系统稳定性。压控振荡器（压控振荡器（VCO）：）： 在在uC(t)控制下输出相应频率控制下输出相应频率 fo o目录目录2.2 锁相环路的基本工作原理锁相环路的基本工作原理若若w wi w wo，则则ui(t)和和uo(t)之间产生相位变化之间产生相位变化 uD(t) 与瞬与瞬时误差相位成正比时误差相位成正比uc(t)滤除了高频分量和噪声滤除了高频分量和噪声 w wo ，去接近去接近w wi 最终使最终使 w wi = w wo，相位误差为常数，环路锁定，这时，相位误差为常数，环路锁定，这时的相位误差称为的相位误差称为剩余相位误差剩余相位误差或或稳态相位误差

9、稳态相位误差。目录目录2.3 锁相环路的捕捉与跟踪锁相环路的捕捉与跟踪捕捉过程捕捉过程：由失锁进入锁定的过程（失锁由失锁进入锁定的过程（失锁 锁定）锁定） 环路环路捕捉带捕捉带：能够由失锁进入锁定的最大输入固有频差，能够由失锁进入锁定的最大输入固有频差，常用常用wwp表示表示跟踪过程跟踪过程：若环路初始状态是锁定的，因某种原因使频若环路初始状态是锁定的，因某种原因使频率发生变化，环路通过自身的调节来维持锁率发生变化，环路通过自身的调节来维持锁定的过程。由失锁进入锁定的过程（锁定定的过程。由失锁进入锁定的过程（锁定 维持锁定维持锁定)跟踪带跟踪带（同步带）（同步带）：能够保持跟踪的输入信号频率与

10、压能够保持跟踪的输入信号频率与压控振荡器频率最大频差范围，常用控振荡器频率最大频差范围，常用 wwH表示表示目录目录当当 w wi 从低频至从低频至高频缓慢变化时高频缓慢变化时未加控制电压未加控制电压(即即uD(t) = 0)时的时的VCO振荡频率振荡频率uD(t)Ow wo0o0w waw wi失锁失锁锁锁定定w wb失锁失锁当当 w wi 从高频至从高频至低频缓慢变化时低频缓慢变化时w wc锁锁定定w wd捕捉带捕捉带同步带同步带 w wP w wH通常捕捉带小于通常捕捉带小于同步带同步带捕捉带与同步带捕捉带与同步带目录目录v在锁定（同步）状态下，始终有在锁定（同步）状态下，始终有o =

11、i。这时。这时如果用示波器观察如果用示波器观察 ui与与uo，两个波形都是清晰，两个波形都是清晰稳定的。稳定的。uiuo目录目录)()()(tttoie )()(sin)(tAtAtuededD 2.4 鉴相器（鉴相器（PD）模拟鉴相器模拟鉴相器（乘积型鉴相器和叠加型鉴相器）（乘积型鉴相器和叠加型鉴相器）鉴相灵敏度，单位为鉴相灵敏度，单位为V/rad目录目录CD4046为例来说明其原理为例来说明其原理 为数字为数字PLL。内有两个。内有两个PD、VCO、缓冲放大器、输、缓冲放大器、输入信号放大与整形电路、内部稳压器等。入信号放大与整形电路、内部稳压器等。 具有电源电压范围宽（具有电源电压范围宽

12、（515V）、功耗低、输入阻抗）、功耗低、输入阻抗高等优点。工作频率高等优点。工作频率01MHz 内部内部VCO产生产生50%占空比的方波。输出电平可与占空比的方波。输出电平可与TTL电平或电平或CMOS电平兼容。电平兼容。 具有相位锁定状态指示具有相位锁定状态指示数字鉴相器数字鉴相器目录目录CD4046内部结构与外引脚排列内部结构与外引脚排列目录目录信号输入端：允许输入信号输入端：允许输入0.1V左右的小左右的小信号或方波，经信号或方波，经A1放大和整形，提放大和整形，提供满足供满足PD要求的方波。要求的方波。 PD由由异或门异或门构成，具有三角构成，具有三角形鉴相特性。它要求两个输入形鉴相

13、特性。它要求两个输入信号均为信号均为50%占空比的方波。占空比的方波。确定低通型比例积分确定低通型比例积分滤波器的截止频率滤波器的截止频率确定确定VCO频率范围。频率范围。R1控制最高频率，控制最高频率，R2控制最低频率。控制最低频率。 R2=时，频率为零。无输时，频率为零。无输入信号时，入信号时， PD将将VCO调整到最低频率。调整到最低频率。目录目录异或门鉴相器（异或门鉴相器（PD）refoutPDout PD的直流输出与相位差的直流输出与相位差 e成正比成正比 PD的输出与输入信号的的输出与输入信号的占空比有关占空比有关peVp/2经积分器之后的平均输出经积分器之后的平均输出目录目录PD

14、为带为带充电泵充电泵的鉴频鉴相器，的鉴频鉴相器，输入信号只在输入信号只在上升沿上升沿起作用，故起作用，故该该PD能处理非常窄的脉冲。能处理非常窄的脉冲。边沿触发鉴相器（边沿触发鉴相器（PD）目录目录充电泵充电泵PLLv充电泵的作用就是将数字比相器输出的逻辑组态转变为模充电泵的作用就是将数字比相器输出的逻辑组态转变为模拟量，从而对积分电路进行充放电，获得拟量，从而对积分电路进行充放电，获得VCO控制电压控制电压frfp时，时，Pch导通，导通，PDout为高电平为高电平（LF充电，且持续高电平）充电，且持续高电平）frfp时，时，Nch导通，导通，PDout为低电平为低电平（LF放电，且持续低电

15、平）放电，且持续低电平）fr=fp时：时：ur相位超前相位超前up ， PDout为高电平为高电平（LF充电）充电） ur相位滞后相位滞后up ， PDout为低电平为低电平（LF放电）放电） ur相位相同相位相同up ， PDout为高阻为高阻（环路与恒流源分离，保持冲点电压）（环路与恒流源分离，保持冲点电压）目录目录PD称为鉴频鉴相器，因为：称为鉴频鉴相器，因为：ouD(t)鉴相区鉴相区鉴频区鉴频区鉴频区鉴频区Udm Udmfr fpfr = fp输出与输出与uD(t)无关无关鉴相鉴相特性特性 e(t)2p p2p p 可见两个可见两个PD原理不一样。通常输入信噪比以及固有原理不一样。通常

16、输入信噪比以及固有频差较小时采用频差较小时采用PD ，而，而输入信噪比较高或固有频差较输入信噪比较高或固有频差较大时，采用大时，采用PD (鉴频器门限较高鉴频器门限较高 )当环路存在频差时，当环路存在频差时，VCO控控制电压迅速地向最大或最小制电压迅速地向最大或最小值跳变，从而控制值跳变，从而控制VCO的频的频率迅速地向最小频差方向变率迅速地向最小频差方向变化。故电路起到了化。故电路起到了鉴频鉴频的作的作用。这样可使：用。这样可使： PLL有较快的锁定时间有较快的锁定时间 避免被锁定于谐波之上避免被锁定于谐波之上 目录目录2.5 压控振荡器（压控振荡器（VCO）电压电压频率转换器件频率转换器件

17、类类型型分立器件分立器件：变容二极管三点式变容二极管三点式LC振荡器、振荡器、VCXO集成电路：集成电路：NE566/NE8038/XR-2206/MC5658/MC1648PLL中自带：中自带： NE565/NE562/NE564/CD4046VCO的控制特性)()(0tuAtCooowwAo为控制灵敏度或称增益系数，为控制灵敏度或称增益系数，单位是单位是rad/sV目录目录TK2107TK7108目录目录KENWOOD TK2107 VCO电路电路目录目录KENWOOD TK7108 VCO电路电路目录目录由由MC1648构成的构成的VCO：信号锁定信号锁定+FM目录目录设计设计VCO时应

18、考虑的参数时应考虑的参数v频率偏移量：频率偏移量：有足够的频率偏移量，至少与有足够的频率偏移量，至少与PLL的调控范围相等的调控范围相等v频率稳定性：频率稳定性：应有较好的短程稳定性，以减小相位噪声，可采用高应有较好的短程稳定性，以减小相位噪声，可采用高Q值的谐振回路；若不考虑频率偏移量，可采用值的谐振回路；若不考虑频率偏移量，可采用VCXOv压控灵敏度：压控灵敏度：压控灵敏度应足够高压控灵敏度应足够高v反应速度：反应速度：反应速度要快反应速度要快v频率频率电压特性：电压特性：必须为线性关系必须为线性关系v信号频谱纯度：信号频谱纯度：应为正弦波应为正弦波v采用屏蔽措施采用屏蔽措施目录目录v过滤

19、误差信号中的高频分量过滤误差信号中的高频分量v抑制噪声的干扰抑制噪声的干扰v影响环路的稳定性以及锁定频率的快慢与范围影响环路的稳定性以及锁定频率的快慢与范围w wLF越大切换速度越快，在环路频带内，相位噪声变小；越大切换速度越快，在环路频带内，相位噪声变小；w wLF太低，则不能跟踪太低，则不能跟踪VCO的漂移，环路就不稳定；若减小的漂移，环路就不稳定；若减小w wLF，则基准信号泄漏就少则基准信号泄漏就少环路衰减系数环路衰减系数 太小，环路有可能会振荡太小，环路有可能会振荡2.6 环路滤波器环路滤波器作用：作用：RC低通网络低通网络目录目录(a) RC积分滤波器(b) 比例积分滤波器(c)

20、有源比例积分滤波器三种常用的环路滤波器三种常用的环路滤波器相位滞后网相位滞后网络，少用络，少用 ,2211CRCR21LF2121;)(11)(Fwsss相位滞后相位滞后超前网络，超前网络，与充电泵电路配合使与充电泵电路配合使用，常用用，常用 1LF122A1;)A1 (1)1 (A)(Fwssss相位滞后相位滞后超前网络，有放超前网络，有放大作用，但会引入噪声大作用，但会引入噪声（应选（应选择低噪声运放）择低噪声运放），适合于高控制，适合于高控制电压的宽带电压的宽带VCO，常用，常用A目录目录当鉴相器为双端输出当鉴相器为双端输出 R、 v时，采时，采用差动输入的有源比例积分滤波器用差动输入的

21、有源比例积分滤波器目录目录v为了抑制更多的高频分量，可采用较高阶次的滤波网络为了抑制更多的高频分量，可采用较高阶次的滤波网络v采用高质量的电容，减小基准信号的泄漏采用高质量的电容，减小基准信号的泄漏v为了减小噪声，应采用低噪声运放为了减小噪声，应采用低噪声运放v低通截止频率决定于参考频率的高低，通常取在低通截止频率决定于参考频率的高低，通常取在120kHz，不能太低，否则锁定时间会变长！，不能太低，否则锁定时间会变长！v加强电源滤波加强电源滤波v适当采用适当采用0欧姆电阻，抑制噪声欧姆电阻，抑制噪声v可采取辅助捕获措施，如变带宽，扩大捕获带可采取辅助捕获措施，如变带宽，扩大捕获带设计环路滤波器

22、应注意的问题设计环路滤波器应注意的问题目录目录Fujitsu PLL Loop Filter Calculationsv请参考：请参考：Super PLL Application Guide目录目录 为了为了加速锁定加速锁定，采用非线性滤波，实现变带宽。，采用非线性滤波，实现变带宽。失锁时，失锁时，D1和和D2分别导通，分别导通，R1被短路，带宽被短路，带宽加大，捕获带等于同步带。锁定时加大，捕获带等于同步带。锁定时D1、D2截截止，环路带宽恢复到原来的值。止，环路带宽恢复到原来的值。滤波滤波独石电容，性能稳独石电容，性能稳定，高频性能好，定，高频性能好，滤波滤波21 w w 1LF目录目录K

23、ENWOOD TK7108 充电泵及环路滤波器电路充电泵及环路滤波器电路频率间隔可达5kHz目录目录KENWOOD TK2107 环路滤波器电路环路滤波器电路目录目录v环路滤波器也可以用厂家免费提供的软件环路滤波器也可以用厂家免费提供的软件工具进行简单设计，如：工具进行简单设计，如：EASY PLL： http:/ 环路锁定时，环路锁定时，VCO输出频率能在一输出频率能在一定范围内跟踪输入信号频率的变化定范围内跟踪输入信号频率的变化 可以实现高频窄带带通滤波可以实现高频窄带带通滤波2.7 PLL的基本特性和应用的基本特性和应用v特性特性环路锁定时，鉴相器的两个输入信号频率相等环路锁定时，鉴相器

24、的两个输入信号频率相等频率跟踪特性频率跟踪特性窄带滤波特性窄带滤波特性vPLL的应用的应用跟踪滤波器、锁相接收机跟踪滤波器、锁相接收机（当接收信号频率漂移较严重时）（当接收信号频率漂移较严重时）调制器与解调器调制器与解调器载波同步载波同步频率合成频率合成目录目录3.1 简单锁相频率合成器简单锁相频率合成器3.2 吞脉冲锁相频率合成器吞脉冲锁相频率合成器3.3 MB1504应用举例应用举例 3.4 如何调试如何调试PLL频率合成器频率合成器3.5 RF Layout for Good Results3.6 Measurement Hints 目录目录3.1 简单锁相频率合成器简单锁相频率合成器晶

25、体振荡器晶体振荡器参考分频器参考分频器RPDLFVCO分频器分频器 Nfsfs/Rfrfofo/N环路锁定时环路锁定时 fr = fs / R = fo / N故得故得 fo = N fs/ R = N fr改变改变N可得不同输出频率。可得不同输出频率。频率分辨率为频率分辨率为fr目录目录CD4046组成的频率合成器实例组成的频率合成器实例参考分频器由参考分频器由12级二进制计数器构成。级二进制计数器构成。取分频比取分频比 R = 28 = 256，则得，则得频率间隔为：频率间隔为： fr = 1024k/256 = 4kHzN分频器采用可编程分频器分频器采用可编程分频器CC40103构成。图

26、中构成。图中N=29目录目录CD4046组成的频率合成器实例组成的频率合成器实例目录目录单环锁相频率合成器存在的问题单环锁相频率合成器存在的问题1. 频率间隔不能很小频率间隔不能很小 fr 小时，环路滤波器的带宽也要小（带宽需小于小时，环路滤波器的带宽也要小（带宽需小于fr ，以，以滤除滤除PD输出信号中的参考频率及其谐波分量），这使频率输出信号中的参考频率及其谐波分量），这使频率转换时的环路捕捉时间或跟踪时间加长，即减小频率间隔与转换时的环路捕捉时间或跟踪时间加长，即减小频率间隔与减小频率转换时间是矛盾的。减小频率转换时间是矛盾的。 另外，另外， fr 小不利于抑制由小不利于抑制由VCO引入

27、的噪声。引入的噪声。2. 锁相环路内接入分频器后，环路增益下降为原来锁相环路内接入分频器后，环路增益下降为原来1/N。对。对 于输出频率高、频率覆盖范围宽的合成器，当要求频率于输出频率高、频率覆盖范围宽的合成器，当要求频率 间隔很小时，间隔很小时，N的变化范围将很大，这将使环路增益的变化范围将很大，这将使环路增益 也大幅度变化，从而影响环路的动态性能。也大幅度变化，从而影响环路的动态性能。3. 输出频率受到可编程分频器输出频率受到可编程分频器（频率在几十（频率在几十MHz）的限制，比）的限制，比较低。较低。目录目录2. 减小频率间隔而不降低减小频率间隔而不降低 fr 改进思路改进思路3. 由于

28、固定分频器速度远比程序分频器的高，故采用由固由于固定分频器速度远比程序分频器的高，故采用由固 定分频器与程序分频器组成的吞脉冲可变分频器，可既定分频器与程序分频器组成的吞脉冲可变分频器，可既获得小的频率间隔，又显著提高输出频率。获得小的频率间隔，又显著提高输出频率。采用多环式锁相频率合成器采用多环式锁相频率合成器构成吞脉冲锁相频率合成器构成吞脉冲锁相频率合成器1. 采用高速前置分频器，采用高速前置分频器，如如MC12022/MC12032/uPB571等等目录目录规定主计数器的模规定主计数器的模N辅助计数器的模辅助计数器的模A吞脉冲吞脉冲计数器计数器 程序计程序计数器数器 3.2 吞脉冲锁相频

29、率合成器吞脉冲锁相频率合成器吞脉冲可变分频器组成吞脉冲可变分频器组成 两种计数模式的固定分两种计数模式的固定分频器：控制电平为频器：控制电平为H时，分时，分频比为（频比为（P+1）；控制电平）；控制电平为为L时，分频比为时，分频比为P。目录目录工作过程：工作过程：主计数器也继续计数，直至计满主计数器也继续计数，直至计满N个脉冲后个脉冲后，使模式控制电路输出恢，使模式控制电路输出恢复为高电平、双模分频器分频比恢复为（复为高电平、双模分频器分频比恢复为（P1），电路进入下一个计），电路进入下一个计数周期。数周期。吞脉冲吞脉冲计数器计数器 程序计程序计数器数器 计数计数开始时，设模开始时，设模式控制

30、电路输出为高电式控制电路输出为高电平平1，则双模分频器和，则双模分频器和主、辅计数器在输入脉主、辅计数器在输入脉冲作用下同时计数，当冲作用下同时计数，当辅助计数器计满辅助计数器计满A个脉个脉冲时冲时，使模式控制电路，使模式控制电路输出低电平输出低电平0，使辅助，使辅助计数器停止计数，同时计数器停止计数，同时使双模分频器分频比变使双模分频器分频比变为为P，继续工作，继续工作，目录目录分频器比：分频器比：吞脉冲吞脉冲计数器计数器 程序计程序计数器数器 在一个计数周期在一个计数周期内，总脉冲计数量为内，总脉冲计数量为n = (P+1)A + P (N-A) = PN+A吞脉冲可变分频器的分频比为吞脉

31、冲可变分频器的分频比为 ： f0/ f0 =1/(PN+A) N、A均为整数均为整数0、1、2且且NA目录目录f0 = (PN+A) fr 吞脉冲可变分频器吞脉冲可变分频器吞脉冲锁相频率合成器组成框图：吞脉冲锁相频率合成器组成框图：目录目录v最高工作频率最高工作频率520MHzv片内集成预置分频器片内集成预置分频器v输入信号的幅度不低于输入信号的幅度不低于200mVP-P，典型值为，典型值为400mVP-Pv工作电压为工作电压为2.75.5Vv串行输入的串行输入的18位可编程分频器位可编程分频器一个一个7位吞脉冲计数器（位吞脉冲计数器（A）一个一个11位可编程计数器（位可编程计数器（N）v串行

32、输入的串行输入的15位可编程参考分频器位可编程参考分频器一个一个14位可编程参考计数器（位可编程参考计数器（R）一位预置分频比选择器（一位预置分频比选择器（P）v两种相位检测输出两种相位检测输出片上双极性充电泵片上双极性充电泵外加充电泵输出外加充电泵输出 3.3吞脉冲锁相频率合成器应用举例（吞脉冲锁相频率合成器应用举例（MB1504）目录目录15位可编程位可编程参考分频器参考分频器高电平或开路时高电平或开路时数据锁存允许数据锁存允许预分频器分频值预分频器分频值1：32；0：64目录目录18位吞脉冲可位吞脉冲可编程分频器编程分频器上升沿有效上升沿有效目录目录充电泵电充电泵电源输入源输入充电泵输出

33、充电泵输出PD输出输出锁定：高阻锁定：高阻失锁：低电平失锁：低电平预分频预分频(VCO)信号输入信号输入外部充电泵输出外部充电泵输出可编程分频器输出，可编程分频器输出，PD输入监视端输入监视端可编程参考分频器输可编程参考分频器输出，出， PD输入监视端输入监视端数据锁存允许数据锁存允许串行数据输入串行数据输入时钟输入，上时钟输入，上升沿有效升沿有效控制特性反相端，控制特性反相端，0时充电泵和时充电泵和PD输输出特性反相出特性反相管脚定义管脚定义 目录目录串行数据输入串行数据输入v使用使用Data/Clock/LE端端vClock上升沿触发上升沿触发vLE为数据锁存使能，高电平或开路为有效为数据

34、锁存使能，高电平或开路为有效目录目录PROGRAMMABLE REFERENCE DIVIDERThe programmable reference divider consists of a 16-bit shift register, 15-bit latch and 14-bit reference counter. Serial 16-bit data format is shown below.1：预分频比：预分频比320：预分频比：预分频比64控制位，控制位，H目录目录PROGRAMMABLE DIVIDER a 19-bit shift register, 18-bit latc

35、h, 7-bit swallow counter and 11-bit programmable counter.控制位，控制位，LAN目录目录鉴相特性鉴相特性vFC引脚具有比较器反相特性，其电平决定内部充电泵输出引脚具有比较器反相特性，其电平决定内部充电泵输出特性特性Do和相位检测器的输出（和相位检测器的输出（ R、 P）特性）特性 。vFC的状态应依的状态应依VCO特性设置特性设置 VCO特性如特性如时，时，FC置高电平或悬空；置高电平或悬空；VCO特性如特性如时，时，FC置低电平置低电平目录目录MB1504应用电路应用电路1（C150对讲机采用）对讲机采用）目录目录MB1504应用电路应

36、用电路2（HX260V对讲机采用）对讲机采用）目录目录MB1504应用电路应用电路3 快速校正电路，可快速校正电路，可对对R8和和R3作适当的作适当的调整。若断开，会调整。若断开，会影响电路的稳定性影响电路的稳定性目录目录频率的计算频率的计算 vR为参考分频器分频比；为参考分频器分频比；vA为吞脉冲计数器值，为吞脉冲计数器值，N为程序计数器值，且为程序计数器值，且NA； vP为预分频比为预分频比rofAPNf)( Rffoscr 对对MB1504：例：例：采用采用12MHz晶振作为标准频率晶振作为标准频率 R的范围为的范围为816383，取，取R=1200，fr=10kHz; P=64，N=1

37、24，A=080MHz80000kHz10kHz012564fo )(目录目录Programming Example:vFM Broadcast Receiver Local Oscillator Design CriteriaFrequency Range: 87.9 MHz to 107.9 MHzChannel Spacing: 200 kHzIF: 10.7 MHzReference Oscillator: 40 MHzHigh Side Injection请参考：请参考：Super PLL Application Guide目录目录3.4 如何调试如何调试PLL频率合成器频率合成器

38、v参考分频器是否可靠工作；参考分频器是否可靠工作；参考振荡器工作是否正常，频率和幅度是否正常参考振荡器工作是否正常，频率和幅度是否正常（可采用（可采用TCXO，频率稳，频率稳定度高，相位噪声低）定度高，相位噪声低）参考分频器输出信号是否正确参考分频器输出信号是否正确（fr脚信号频率是否与设计一致）脚信号频率是否与设计一致）vVCO工作是否正确工作是否正确 压控特性曲线与压控特性曲线与PD的极性设定是否相符？的极性设定是否相符？（重新设置重新设置FC ）VCO是否位于正确的频率上是否位于正确的频率上（应使（应使VCO在期望的工作频率上起振）在期望的工作频率上起振）变容二极管的控制偏压不宜近于变容

39、二极管的控制偏压不宜近于0v分频器工作是否正确分频器工作是否正确 VCO输出的幅度是否足以驱动分频器？（输出的幅度是否足以驱动分频器？（45.5v供电：供电：-46dBm)是否采用了正确的数值对分频器进行编程？是否采用了正确的数值对分频器进行编程？（可输入确定频率的高频信号（可输入确定频率的高频信号到前置分频器）到前置分频器）v环路滤波器工作是否正确环路滤波器工作是否正确带宽是否合适，是否存在漏电、有无串音带宽是否合适，是否存在漏电、有无串音（电路板设计不良引起）（电路板设计不良引起）vPD和充电泵工作是否正确和充电泵工作是否正确充电泵电流是否合适充电泵电流是否合适（不能太低）（不能太低）目录目录3.5 RF Layout for Good ResultsvRF signal traces should be kept short, and where possible, terminated with 50vCareful decoupling of the power supplies is also important. Both largevalue