两位计数器电路设计

1、课题二：两位计数器电路设计（选做）一 设计目的本文通过对两位计数器电路的分析、仿真，阐述了计数器电路的一些设计方法，并论证了计数器电路的实现原理及过程。文中还使用了Hspice电路设计仿真软件，这样能让读者更直观的了解计数器电路的工作原理及组成结构。对数字电子技术课程中计数器有新的认识。对Hspice软件使用进一步的掌握。二 设计原理计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有

2、RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。计数器的种类很多，按时钟脉冲输入方式的不同，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器和非二进制计数器；按计数过程中数字增减趋势的不同，可分为加计数器、减计数器和可逆计数器。二进制异步减计数器 (1)n位二进制异步计数器由n个处于计数工作状态(对于D 触发器，使Di=Qin；对于JK 触发器,使Ji=Ki=1) 的触发器组成。各触发器之间的连接方式由

3、加、减计数方式及触发器的触发方式决定。对于加计数器,若用上升沿触发的触发器组成，则应将低位触发器的Q 端与相邻高一位触发器的时钟脉冲输入端相连（即进位信号应从触发器的Q 端引出）；若用下降沿触发的触发器组成,则应将低位触发器的Q 端与相邻高一位触发器的时钟脉冲输入端连接。对于减计数器，各触发器的连接方式则相反。 (2)在二进制异步计数器中，高位触发器的状态翻转必须在低一位触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现。故又称这种类型的计数器为串行计数器。也正因为如此，异步计数器的工作速度较低。 二进制同步计数器为了提高计数速度，可采用同步计数器，其特点是，计数脉冲同时接于各位触发

4、器的时钟脉冲输入端，当计数脉冲到来时，各触发器同时被触发,应该翻转的触发器是同时翻转的，没有各级延迟时间的积累问题。同步计数器也可称为并行计数器。 二进制同步加计数器各位触发器的时钟脉冲输入端接同一计数脉冲CP ，各触发器的驱动方程分别为J0=K0=1、J1=K1=Q0、J2=K2=Q0Q1、J3=K3=Q0Q1Q2 。 在同步计数器中，由于计数脉冲CP 同时作用于各个触发器，所有触发器的翻转是同时进行的，都比计数脉冲CP 的作用时间滞后一个tpd ,因此其工作速度一般要比异步计数器高。 应当指出的是，同步计数器的电路结构较异步计数器复杂，需要增加一些输入控制电路，因而其工作速度也要受这些控制

5、电路的传输延迟时间的限制。 二进制同步可逆计数器实际应用中，有时要求一个计数器即能作加计数又能作减计数。同时兼有加和减两种计数功能的计数器称为可逆计数器。 四位二进制同步可逆计数器是在前面介绍的四位二进制同步加和减计数器的基础上，增加一控制电路构成的。 当加/减控制信号X=1时，FF1FF3中的各J、K 端分别与低位各触发器的Q 端接通，进行加计数；当X=0时，各J、K 端分别与低位各触发器的Q 端接通，进行减计数，实现了可逆计数器的功能 。本次设计是两位计数器实验原理图如下图所示：两位二进制同步加法计数器电路由2个上升沿触发的D触发器组成，具有以下特点:每个D触发器输入端接该触发器Q 端信号

6、，因而Q n1Q n，即各D触发器均处于计数状态;计数脉冲加到最低位触发器的C端，每个触发器的Q 端信号接到相邻高位的C端。 假设各触发器均处于0态，根据电路结构特点以及D触发器工作特性，不难得到其状态图和时序图。状态图如下所示：十进制数Q2Q1计数N 0000101121023113400进位 由状态图可以清楚地看到，从初始状态00开始，每输入一个计数脉冲，计数器的状态按二进制递增（加1），输入第4个计数脉冲后，计数器又回到00状态。因此它是四位二进制加法计数器，也称模八（M=8）加法计数器。 三 设计步骤本次设计原理图有两个D触发器、一个异或门、一个非门、一个与非门之间相互连接组成的两位二

7、进制加法计数器。1、子电路设计D触发器：网表文件：.OPTIONS LIST NODE POST.TRAN 200P 20NV1 1 0 5VdcM9 5 2 7 7 NCH L=1U W=80UM1 1 1 3 3 NCH L=1U W=20UM10 7 8 0 0 NCH L=1U W=80UM2 1 1 4 4 NCH L=1U W=20UM3 1 1 5 5 NCH L=1U W=20UM4 3 2 0 0 NCH L=1U W=80UM5 4 3 6 6 NCH L=1U W=80UV2 2 0 PULSE .2 4.8 2N 1N 1N 5N 20NV3 8 0 5VdcM6 6

8、8 0 0 NCH L=1U W=80UM7 4 5 0 0 NCH L=1U W=80UM8 5 4 0 0 NCH L=1U W=80UC1 4 0 .75PC2 5 0 .75P.MODEL NCH NMOS LEVEL=1.END原理图如下所示：仿真波形如下图：异或门：网表文件：XOR Circuit.OPTIONS LIST NODE POST.TRAN 200P 20NM1 1 1 4 4 NCH L=1U W=20U V2 2 0 PULSE .2 4.8 0N 1N 1N 5N 20N M2 1 1 5 5 NCH L=1U W=20U V3 3 0 PULSE .2 4.8

9、0N 1N 1N 5N 20N M3 1 1 6 6 NCH L=1U W=20U M4 4 2 0 0 NCH L=1U W=20U M5 5 3 0 0 NCH L=1U W=20U M6 8 2 0 0 NCH L=1U W=20U M7 6 3 8 8 NCH L=1U W=20U M8 7 4 0 0 NCH L=1U W=20U M9 6 5 7 7 NCH L=1U W=20U V1 1 0 5Vdc.MODEL NCH NMOS LEVEL=1.END原理图如下所示：仿真波形如下图：非门：网表文件：NOT Circuit.OPTIONS LIST NODE POST.TRAN

10、200P 20NM1 3 2 1 1 PCH L=1U W=20UM2 3 2 0 0 NCH L=1U W=20UV1 1 0 5V2 2 0 PULSE .2 4.8 2N 1N 1N 5N 20N.MODEL PCH PMOS LEVEL=1.MODEL NCH NMOS LEVEL=1.END原理图如下所示：仿真波形如下所示：与非门：网表文件：mos nand.OPTIONS LIST NODE POST.TRAN 200P 200NM1 4 2 5 5 NCH L=1U W=40U M2 5 3 0 0 NCH L=1U W=40U M3 4 2 1 1 PCH L=1U W=40U

11、 V2 2 0 PULSE .2 4.8 2N 1N 1N 20N 50N M4 4 3 1 1 PCH L=1U W=40U V3 3 0 PULSE .2 4.8 2N 1N 1N 20N 50NV1 1 0 5Vdc.MODEL PCH PMOS LEVEL=1.MODEL NCH NMOS LEVEL=1.END原理图如下所示：仿真波形如下所示：2、写两位计数器网表文件运用Hspice软件子程序调用语句来实现两位二进制计数器。网表文件如下：CN2B.OPTIONS LIST NODE POST.TRAN 200P 200N.global V1 .SUBCKT KXOR 2 3 5 V1

12、 1 0 5VDCM1 1 1 4 4 NCH L=1U W=20U M2 1 1 5 5 NCH L=1U W=20U M3 1 1 6 6 NCH L=1U W=20U M4 4 2 0 0 NCH L=1U W=20U M5 5 3 0 0 NCH L=1U W=20U M6 8 2 0 0 NCH L=1U W=20U M7 6 3 8 8 NCH L=1U W=20U M8 7 4 0 0 NCH L=1U W=20U M9 6 5 7 7 NCH L=1U W=20U.ENDS KXOR.SUBCKT KNOT 5 6V1 1 0 5VDCM1 3 2 1 1 PCH L=1U W

13、=20UM2 3 2 0 0 NCH L=1U W=20U.ENDS KNOT.SUBCKT KNAND2 7 4 8V1 1 0 5VDCM1 4 2 5 5 NCH L=1U W=20U M2 5 3 0 0 NCH L=1U W=20U M3 4 2 1 1 PCH L=1U W=20U M4 4 3 1 1 PCH L=1U W=20U .ENDS KNAND2.SUBCKT KDFF 6 1 7V1 1 0 5VDCM9 5 2 7 7 NCH L=1U W=80U M1 1 1 3 3 NCH L=1U W=20U M10 7 8 0 0 NCH L=1U W=80U M2 1 1

14、 4 4 NCH L=1U W=20U M3 1 1 5 5 NCH L=1U W=20U M4 3 2 0 0 NCH L=1U W=80U M5 4 3 6 6 NCH L=1U W=80U M6 6 8 0 0 NCH L=1U W=80U M7 4 5 0 0 NCH L=1U W=80U M8 5 4 0 0 NCH L=1U W=80U .ENDS KDFF.XXOR 2 3 5 KXOR.XNOT 5 6 KNOT.XDFF 6 1 7 KDFF.XDFF1 5 1 4 KDFF.XNAND 7 4 8 KNAND2.XNOT 8 9 KNOTV2 1 0 PULSE .2 4.

15、8 0N 0N 0N 10N 20NC1 7 0 1PC2 4 0 1PC3 8 0 1P.MODEL PCH PMOS LEVEL=1.MODEL NCH NMOS LEVEL=1.END3、打开网表文件与仿真进入Hspice软件点击open打开上面的网表文件，仿真，仿真波形如下所示：时钟信号波形:Q1输出波形：Q0输出波形：四 心得体会通过这次的Hspice实习，是我初步掌握了这门软件使用方法和电路图设计的流程，也体会到了很多的乐趣，也激发了我对电子行业及其产品的兴趣。这次实习得到了同学们的许多帮助，也是我深深体会到集体的力量，团队合作的重要性，集体互助是多么的重要，让我知道了学习需要互相帮助，在在互助中大家互相提高。也非常感谢指导老师对我们的帮助和严格要求，只有在严格要求下我们才会认识到自己的错误，并小心不会再犯。指导老师的帮助也让我能够快速的掌握这门软件，真的非常感谢。通过这次实习也大大提升了我的动手操作能力。实习虽短，但是知识是无穷尽的，我会继续努力学习更多的知识，做出更多属于自己的东西。所以虽然实习结束了，但是我对 Hspice的学习远远没有结束，以后的大学时光里，我要不要锻炼自己。实验中，我们还可以很直观的观察到实验现象，这样一些很抽象课本知识就变的十分容易。我觉的这次作业对我们来说是一个挑战，特别是写网表文件。在我看来，