沈理数电课设

1、目录1.课程设计的目的与作用11.1设计目的及要求11.2设计作用12.设计任务13.三位二进制加法计数器(无效态:000，001)13.1设计原理13.2设计过程14.串行序列检测器(检测序列：0001)44.1设计原理44.2设计过程65.基于74163芯片仿真设计140进制加法器并显示计数过程85.1设计原理85.2设计过程86.仿真结果分析96.1三位二进制加法计数器（无效态:000，001)仿真结果96.2 串行序列检测器（检测序列0001）仿真结果126.3基于74LS163芯片仿真设计140进制加法器并显示仿真结果157.设计总结198. 参考文献191.课程设计的目的与作用1.

2、1设计目的及要求了解同步计数器工作原理和逻辑功能；进一步了解和掌握同步时序电路的基本设计方法，了解序列检测器的工作原理及设计方法了解同步计数器及加法器的工作原理；掌握计数器电路的分析，设计方法及应用，掌握各芯片进制的加法器的分析，设计方法及应用。1.2设计作用通过电路箱及multisim仿真软件的使用，可以使我们对计数器及串行检测器有更深的理解，并且学会分析仿真结果，与理论结果作比较。加强了自我动手动脑的能力。2.设计任务1. 三位二进制加法计数器（无效态：000,001）2. 串行序列检测器（检测序列0001）3. 基于74LS163芯片仿真设计140进制加法计数器3.三位二进制加法计数器(

3、无效态:000，001)3.1设计原理1.设计的总体框图 三位二进制同步 加法计数器输入脉冲cp输出信号2.状态图010011100101110111/0/0/0/0/0/13.2设计过程1.选择触发器由于JK触发器功能齐全、使用灵活，故选用3个时钟下降沿触发的边沿JK触发器。2.求时钟方程由于要构成同步计数器，显然各个触发器的时钟信号都应使用输入计数脉冲CP，即：=3.JK触发器的特征方程=J+4.列卡诺图Qn1Q0nQ2n0001111001000111101110010111三位二进制加法计数器次态卡诺图Qn1Q0nQ2n0001111001011101卡诺图Qn1Q0nQ2n00011

4、11000110111卡诺图Qn1Q0nQ2n0001111000111001卡诺图5.求状态方程=+=+=6.求驱动方程=7.检查能否启动000101001100所以能启动8. 逻辑电路图三位二进制加法计数器（无效态：000,001)4.串行序列检测器(检测序列：0001)4.1设计原理1.设计的总体框图串行数据检测电路串行输入数据X 串行输出信号Y2.状态图 0/0原始状态图 0/0 1/0 1/0 1/0 1/0确定等价状态 输入现态次态输出0S0S001S0S000S1S201S1S000S2S301S2S000S3S101S3S410S4S101S4S00由上表可以得出S0与S4等效

5、等效状态 1/1 1/0 1/0 1/0 0/0因状态数M=4，应取n=3进行状态编码，取S0=00，S1=01，S2=11，S3=10画编码后的状态图 1/1 1/0 1/0 1/0 0/0 4.2设计过程1.选择触发器选用两个CP下降沿触发的边沿JK触发器采用同步方案，即取CP0=CP1=CP2.卡诺图Q3Q2 Q1Q0000111100000010001Y的卡诺图 X Q1Q000011110001111001100000000次态的卡诺图X Q1Q0000111100011010000Q1的卡诺图X Q1Q0000111100110110000Q0的卡诺图3. 输出方程 由Y的卡诺图可

6、得:4.状态方程5.驱动方程JK触发器的特性方程为 6. 逻辑电路图串行序列检测器（检测序列0001)7. 基于74163芯片仿真设计140进制加法器并显示计数过程5.1设计原理1.芯片74LS163引脚功能CP是输入计数脉冲，也就是加到各个触发器的时钟信号端的时钟脉冲；是清零端；是置数控制端；和是两个计数器工作状态控制端；是并行输入数据端；CO是进位信号输出端；是计数器状态输出端。2.芯片74LS163状态表输 入输 出CPCO000000101111计数110保持110保持074LS163状态表5.2设计过程选用芯片的二进制同步加法计数功能,且163为同步清零,同步制数,140进制应选用两

7、片芯片,清零和制数均可,本逻辑图采用制数功能,低电平有效.两片芯片采用级联的方式，即上一级的进位端CO连到下个芯片的CT。Sn-1=S140-1=S139=10001011LD = Q7 Q3 Q1 Q0即当Q7 Q3 Q1 Q0为1时启动制数功能，因制数全都接地，即全为0，即139的下一个状态就是00000000，实现163芯片的140进制计数功能 逻辑电路图6.仿真结果分析6.1三位二进制加法计数器（无效态:000，001)仿真结果 (a)010状态 （b）011状态 （c）100状态 （d）101状态 （e）110状态 （f）111状态 三位二进制（无效态：000,001）仿真图三位二进

8、制加法器，无效状态为000,001.故电路的有效状态为010,011,100,101,110,111.初始状态为010，当达到111状态时仅为端进一，即进位输出为1 ，其他输出均为0，通过灯的亮灭显示状态装换图。6.2 串行序列检测器（检测序列0001）仿真结果（a）检测0 (b)检测0 (c)检测0 （d）检测1 串行序列检测器（检测序列0001）因为初始状态是00,故开始时应用SD和RD引脚制初态,然后输入X信号,当连续输入0001时输出为1,即接输出的灯亮,每一个状态都有两个输入信号1或0,共有五个状态,但S0和S4为等效状态,即有四个,00,01,11,10,分别代表Q1Q0,Y输出仅

9、有一个1,其它均为0.当一直输入为0时,状态装换图为00,01,11,10,01.如此循环下去.仿真结果通过小灯显示.6.3基于74LS163芯片仿真设计140进制加法器并显示仿真结果 （a）此为16 （b）此为38 (c)此为63 63 (d)此为73 (e)此为94 （f）此为106 （g）此为125 （h）此为13374LS163芯片140进制加法器该计数器为加法计数器，从0开始计数，总共有八位二进制数，低四位为F时，向高四位进一，当高四位为8，低四位为B时，此时十进制数为139，因采用的是同步140计数器，故当达到139时，下个八位二进制数即为00000000，即达到制0的效果，也即从0到139，共140个数，所以实现了LS163芯片的140进制加法器的功能。7.设计总结通过这次的课程设计，理论加上实践，使我对加法器和触发器有了更深刻的认识，尤其是对逻辑电路的原理的理解，各元器件功能，特性的认识，也纠正了自己以前很多不对的看法，当然在设计的过程中，我们也遇到了很多困难，在查阅了大量的书籍资料之后，对这次设计有了一个整体的认识，作出了初步的原理图，然后经过反复的调试后，逐步修改，尽量使其性能达到完美。这个过程是最困难的过程，也是我收获最大的过程