下载本文档
版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领
文档简介
1、实验六 触发器的仿真一、实验内容1用逻辑图和VHDL语言设计D锁存器，并进行仿真与分析；2参看Maxplus中器件7474（边沿D触发器）的逻辑功能，用VHDL语言设计边沿触发式D触发器，并进行仿真与分析。3参看Maxplus中器件7476（边沿JK触发器）的逻辑功能，用VHDL语言设计边沿触发式JK触发器，并进行仿真与分析。二、预习报告要求1预习报告可以写成电子文件，进实验室后开机检查，禁止复制他人的劳动成果，违者预习无效。2预习报告内容有: D锁存器的逻辑图和用VHDL语言编写的程序； 用VHDL语言编写的边沿D触发器程序；用VHDL语言编写的边沿JK触发器程序。三、电路功能介绍1D锁存器
2、（D Latch） 逻辑图 逻辑功能表ENDQQN1001110×保持Q保持QN2边沿式D触发器（Positive-Edge-Triggered D Flip-Flops with Preset , Clear and Complementary Outputs） 逻辑框图 逻辑功能表INPUTsOUTPUTsPRCLRCLKDQ QN01××1 010××0 100××1(失效) 1(失效)1111 01100 1110×保持Q 保持QN注：= Positive-going Transition3边沿式JK触发器 逻辑框图 逻辑功能表INPUTsOUTPUTsPRCLRCLKJKQ QN01×××1 010×××0 100×××1(失效) 1(失效)1100保持Q 保持QN11101 011010 11111Toggle（翻转）111××保持Q 保持QN注：= Transition from high to low leve
温馨提示
- 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
评论
0/150
提交评论