第十二讲 边沿触发器

1、第十二讲 边沿触发器本节中，不详细分析触发器具体一、电路结构逻辑符号中“ ”表示边沿触发输入。加小圆圈：表示下降沿有效触发不加小圆圈：表示上升沿有效触发二、逻辑功能四、JK 触发器构成的 T 触发器和 T触发器T 触发器：具有保持和翻转功能的触发器。T触发器：只具有翻转功能的触发器。1JK 触发器T 触发器令 JK 触发器的 J=K=TT 触发器特性方程4.3.2 维持阻塞 D 触发器一、电路结构二、逻辑功能与触发方式 逻辑功能1设输入 D1 在 CP0 时，保持。因 D1，G6 输入全 1，输出 Q60，它使 Q41、Q51。 当 CP 由 0 跃变到 1 时，触发器置 1。在 CP1 期间

2、，线阻塞了置 0 通路，故称线为置 0 阻塞线。线维持了触发器的 1 状态，故称线为置 1 维持线。2设输入 D0 在 CP0 时，保持。因 D0，G6 输出 Q61，这时，G5 输入全 1，输出 Q50。 当 CP 由 0 正跃到 1 时，触发器置 0。在 CP1 期间，线维持了触发器的 0 状态，故称线为置 0 维持线。线阻塞了置 1 通路，故称线为置 1 阻塞线。可见，它的逻辑功能和前面讨论的同步 D 触发器的相同。因此，它们的特性表、 触发方式边沿式维持阻塞 D 触发器是用时钟脉冲上升沿触发的。因此，又称它为边沿 D 触发器。三、具有直接置 0 和置 1 端的维持阻塞 D 触发器图 4

3、.3.5（a）所示为上升沿触发的维持阻塞 D 触发器 CT7474 的逻辑图。四、D 触发器构成的 T 触发器和 T触发器4.4 主从触发器1主从触发器与边沿触发器同样可以克服空翻。2结构：主从结构。内部有相对称的主触发器和从触发器。3触发方式：主从式。主、从两个触发器分别工作在 CP 两个不同的时区内。总体效果上与边沿触发方式相同。状态更新的时刻只发生在 CP 信号的上升沿或下降沿。4优点：在 CP 的每个周期内触发器的状态只可能变化一次，能提高触发器的工作可靠性。主从触发器是在同步 RS 触发器的基础上发展出来的。各种逻辑功能的触发器都有主从触发方式的，即：主从 RS 触发器、主从 JK

4、触发器、主从 D 触发器、主从 T 触发器、主从 T触发器。4.4.1 主从 RS 触发器一、电路结构由两个同步 RS 触发器串联组成的，上面的为从触发器、下面的为主触发器。G 门的作用是将 CP 反相为，使主、从两个触发器分别工作在两个不同的时区内。二、逻辑功能1当 CP1 时，0，从触发器被封锁，保持原状态不变。主触发器工作，接收 R、S 信号，主触发器的状态按 RS 逻辑功能更新。2当 CP 由 10 时，即 CP0、1。主触发器被封锁，不受 R、S 端输入信号的4.4.2 主从 JK 触发器一、电路结构逻辑符号中“”：表示主从触发输出。二、逻辑功能（CP 下降沿到来有效）（4.4.4）

5、总结：触发器的两要素： 逻辑功能1描述方法：逻辑符号、特性表、驱动表、特性方程 逻辑符号图中“ ”表示边沿触发输入。加小圆圈：表示下降沿有效触发不加小圆圈：表示上升沿有效触发图中“”表示主从触发输出。 特性表 触发方式1基本 RS 触发器直接电平触发（低电平有效/高电平有效），无 CP2同步触发CP 的（高/低）电平期间触发，即在整个电平期间接收信号 RS/JK/D/T、在整个电平期间状态相应更新。所以存在空翻。3边沿触发只在 CP 的或边沿触发即只在 CP 的或边沿接收信号 RS/JK/D/T、只在 CP 的或边沿状态更新。克服空翻。4主从触发有主、从两个触发器，在 CP 的高/低电平期间交替工作、封锁。只在 CP 的高电平期间（或低电平期间）接收信号 RS/JK/D/T、只在 CP 的或边沿总的输出状态更新。用数字逻辑实验箱演示各种集成触发器的逻辑功能和触发方式。现代教学方法与