基于FPGA的液晶显示驱动IP核的实现_图文

1、第20卷第4期2005年8月液晶与显示Chinese Journal of Liquid Crystals and DisplaysVol 120,No 14Aug.,2005文章编号:100722780(20050420324204基于FP GA 的液晶显示驱动IP 核的实现王骞1,2,丁铁夫1(1.中国科学院长春光学精密机械与物理研究所,吉林长春130033;2.中国科学院研究生院,北京100039摘要:基于FP GA ,研究了液晶显示驱动方法,参照TF T 2L CD C J M10C11的逻辑和时序要求设计了32×32可变宽度像素点的液晶显示驱动电路,用硬件描述语言V HDL

2、 编制了用于液晶显示驱动的IP 核,该IP 核用来实现可变显示坐标、可变像素宽度和可变灰度等级的液晶显示。经实验确认,该IP 核占用1K30中的458个L E ,在1K3023芯片中,最高时钟频率为25.71M Hz ,能够完成液晶显示时序及控制方面的要求且控制灵活;能驱动大部分的TFT 2L CD ,通用性好;在外扩SRAM 或SDRAM 后即可应用于更大规模的液晶显示驱动,可移植性强,是用FP GA 驱动TF T 2L CD 的一套较佳的解决方案。关键词:液晶显示;FP GA ;驱动电路中图分类号:TN873;TN47文献标识码:A收稿日期:2004212209;修订日期:20052022

3、28基金项目:国家自然科学基金资助项目(No.50473040,60277033,59973020,199740461引言液晶显示驱动有多种方法,通常采用的方法为基于专用集成电路的方法和基于通用微处理器的方法。本文研究了一种基于FP GA (EP1K30QC20823的液晶显示驱动方法,与专用集成电路相比,FP GA 更灵活;与通用微处理器相比,FP 2GA 的速度更快。利用硬件描述语言,编制了液晶显示驱动的IP 核,开发了32×32可变宽度像素点的液晶显示驱动电路,指出,基于FP GA 的驱动方法能够满足液晶显示驱动时序上的要求,且具有控制灵活的特点,在外扩片外SRAM 或SDRA

4、M 后,容易移植在更多可变宽度像素点的液晶显示器的驱动上。因FP GA 液晶显示驱动器的像素时钟为25.175M Hz ,普通的单片机难以满足要求,故选用AL TERA 公司的ACEX 系列FP GA 作为驱动电路的核心部件。FP GA 即现场可编程门阵列器件,是一种超大规模集成电路,具有在电路可重配置能力(in circuit reconfigurable ,ICR 。设计者设计的逻辑在编译、适配后变成网络表,下载到FP GA 芯片上之后,FP GA 即可执行设计逻辑的功能。因此,FP GA 非常适合于进行快速原型设计,设计者可完全控制产品开发过程中由逻辑设计到最终产品的全过程。2设计与实现

5、本液晶显示屏采用了商用的CJ M10C11系列TF T 液晶显示屏,该显示屏是一种用非晶硅作为开关器件的有源矩阵液晶显示器,其接口为T TL 电平,分辨率为640×480像素,像素尺寸为100m ×300m ,灰度级为64级灰度,用18bit数据信号能显示262144色1。液晶显示驱动电路总体框图如图1所示。驱动电路通过串口和上位机进行通讯,数据通过串口传输到FP GA 的片上ROM 中,传输结束后FP GA 上的液晶显示驱动电路开始工作,控制信号发生器产生控制信号及地址,并将由片上ROM 读出的各可变宽度像素点的灰度值送L CD显示器显示。在本方案中,与上位机的串行接口、

6、片上ROM 、像素时钟发生器以及控制信号发生器都是在一片FP GA (ACEX1K30上实现的。ACEX 系列的FP GA 由排成行和列的逻辑阵列块L AB (logic array block 、每行之中嵌入的嵌入式阵列块EAB (embedded array block 、快速互连以及IO 单元构成。每个逻辑阵列块包第4期王骞,等;基于FP GA的液晶显示驱动IP核的实现325 图1液晶显示驱动系统总体框图Fig.1Block diagram of liquid crystal display driving含8个逻辑单元L E(logic element和一个局部互联。每个逻辑单元则由一

7、个4输入查找表(L U T,一个可编程触发器,快速进位链、级连链组成,多个L AB和多个EAB通过快速通道互相连接。嵌入式阵列块是ACEX系列器件在结构设计上的一个重要部件。它是输入端口和输出端口都带有触发器的一种灵活的RAM块,其主要功能就是实现一些规模不太大的FIFO、ROM、RAM和双端口RAM等2,3。在本液晶显示驱动电路中,主要用宏功能模块实现片上ROM,它调用FP GA上的EAB资源实现灰度数据的存储,用普通的逻辑单元存储坐标值,实现可变宽度像素的像素宽度存储。在ACEX1K30中,共有6块4096位的EAB资源,可实现45×45可变宽度像素的18bit灰度显示。另外,在

8、综合时,计数器、加法器等逻辑器件能够调用FP GA上的快速进位链等资源,提高设计的性能。液晶显示器显示方案如图2所示,整个图像分为消隐区和可视区,在可视区中划分出32×32可变宽度像素的控制显示区,每个可变宽度像素中是由n×n个像素构成的。当扫描点位于可视区内,控制显示区外时,所显示的灰度为0;当扫描信号进入控制显示区后,根据控制信号发生器所产生的地址值,由ROM中读取灰度值,送L CD 显示器进行显示。控制显示区在可视区中的坐标以及每个可变宽度像素的宽度,即行或列方向上的像素数都是独立可调的,具有很强的灵活性。2.1像素时钟发生器像素时钟发生器是L CD液晶显示器驱动IP

9、 核中显示和控制信号发生器的基准。 该显示屏的图2液晶显示器显示方案Fig.2Display scheme of L CD display时序信号为由水平和垂直视频时序组合而成的复合视频时序。像素时钟频率为25.175M Hz,像素时钟周期为39.72ns,行显示时间为640个时钟周期,行消隐时间为160个时钟周期,每个视频行为800个时钟周期,帧显示时间为480个视频行周期,帧消隐时间为45个视频行周期4,5。在FP GA中,将像素时钟发生器和控制信号发生器组合在同一个控制模块WF中,用硬件描述语言V HDL实现了该液晶显示驱动IP核,如图3所示。CL K脚接25.175M Hz晶振,产生液

10、晶显示屏所需要的像素时钟。控制行、帧显示及消隐的二进制计数器在行、帧消隐期间复位,在行、帧显示期间开始工作,并产生控制信号发生器所需要的信号6 。图3液晶显示器驱动IP核Fig.3IP core of L CD driving2.2控制信号发生器控制信号发生器最主要的部分是地址产生器,它根据水平和垂直显示及消隐计数器的值产生控制信号,其状态机如图4所示。液晶显示驱动器驱动电路工作后,首先由ROM中读入控制显326液晶与显示第20卷 图4控制信号发生器状态机Fig.4State machine of control signal generator示区的参照点坐标、控制显示区每行中的可变宽度像素

11、数、可变宽度像素的宽度等数据,在水平显示及垂直显示时间,将水平显示与垂直显示计数器中的值与这些数据进行比较,判定是否进入控制显示区域,需要进行显示。如未进入控制显示区域,即Ent =0,则灰度值为0,若Ent =1则水平、垂直的可变宽度像素计数器和像素计数器开始计数,如垂直的像素计数器Vis 、水平的可变宽度像素计数器Hsb 和水平的像素计数器His 都为零,则表示已扫描到一行可变宽度像素的最后一个像素,触边计数器Rre 计数值加1。根据触边计数器、水平可变宽度像素计数器以及每行中的可变宽度像素数(为常数,本文中为32,可确定地址Addr 的值。通过此地址即可由ROM 中读出灰度值,送到TF

12、T 液晶显示屏后就可以控制每个可变宽度像素的灰度值,即加在每个像素的两极的电压,从而实现可变坐标、可变像素宽度、可变灰度的显示。液晶显示驱动IP 核的仿真结果如图5所示,其中enab 为复合同步信号,f syn 为帧同步信号。该IP 核在Quartus II 4.2下编译通过,占用1K 3023中的458个L E ,最高时钟频率为25.71M Hz ,满足设计要求。 图5帧、行时序仿真结果Fig.5Frame and row timing simulation3结语本方案以FP GA 为核心,实现了液晶显示器驱动IP 核,整个系统控制灵活,结构紧凑。当然,对于规模更大的方案,如100×

13、;100像素等,可用片外SRAM 或SDRAM 代替片上ROM 。另外,若液晶屏的分辨率更高,如800×600,此时像素时钟为50M Hz ,可用线性反馈移位寄存器型计数器(L FSR Counter 代替二进制计数器7,以取得更好的显示效果。参考文献:1吉林彩晶数码高科显示器有限公司.TF T 2LCD 模块产品说明书CJ M10C11Z.2000.2宋万杰,罗丰,吴顺君.CPLD 技术及其应用M .西安:西安电子科技大学出版社,1999.3Wakerly.John F.数字设计原理与实践M .北京:机械工业出版社,2003.4任艳颖,王彬.IC 设计基础M .西安:西安电子科技大

14、学出版社,2003.第4期王骞,等;基于FP GA的液晶显示驱动IP核的实现3275张义磊,安吉宇,仲崇亮,等.ARM芯片S3C2410驱动TF T2LCD的研究J.液晶与显示,2005,20(1:61266.6吴平,龚彬,丁铁夫.液晶显示模块和MSP430单片机在显示终端上的应用J.液晶与显示,2003,18(6:4362441.7Smit h Douglas J.H DL Chi p Desi gnM.Madison:Doone Publications,1996.R ealization of FPGA B ased IP Core of Liquid Crystal Display D

15、rivingWAN G Qian1,2,DIN G Tie2f u1(1.Changchun I nstit ute of Optics,Fine Mechanics and Physics,Chinese A cadem y of S ciences,Changchun130033,China;2.Graduate S chool of Chinese A cadem y of S ciences,Bei j i ng100039,ChinaAbstractThe driving met hod of t he liquid crystal display based on FP GA wa

16、s researched,t he driving circuit of32×32widt h2variable pixel liquid crystal displays was developed according to t he logic and timing demand of CJ M10C11TF T2L CD.The IP core was compiled to drive liquid crystal display wit h hardware description language V HDL.This IP core can realize t he d

17、isplay of variable coordinate, variable pixel widt h and variable gray scale.This driving met hod was notarized in experiment;it used 458logic element s in1K30and can achieve t he fastest clock frequency25.71M Hz when1K3023is used.It can f ulfill t he timing and cont rol requirement s and versatile

18、at cont rol.This design can be universally used because it can drive mo st TF T2L CD,and can be well t ransplanted to larger scale L CD display driving after extending t he design wit h SRAM or SDRAM.It is a better met hod of driving L CD display based on FP GA.K ey w ords:liquid crystal display;FP GA;driving circuit作者简介:王骞(1973-,男,吉林长春人,博士研究生,主要从事算法在FP GA中的应用以及片上可编程系统方面的研究。手机TF T2L CD日本夏普公司去年生产7194万块手机TF T2L CD,为世界手机TF T2L C