具有高噪声抗扰性能的高边驱动IC

1、具有高噪声抗扰性能的高边驱动ICJong-Tae Hwang 飞兆半导体公司高级工程经理单块高边驱动器集成电路为系统设计人员带来了极大的挑战。设计人员的目标是找出最简单的方法来驱动开关器件，确保开关器件的速度，不占用太大的面积，并且采用低电压控制,同时满足采用3.3V 或5V供电的微控制器或其他控制器来实现控制。本文介绍了用于高边驱动IC和传统高边驱动器拓扑的高电压工艺，同时探讨驱动器的相关问题。简要解释了新提出的技术如何来解决传统高边驱动器所遇到的普遍问题，如高压集成电路 (HVIC) 的关键故障。除了解释如何处理这些故障问题外，本文也会探讨设计的稳健性问题，并给出一些实验结果。一、高压结端

2、接工艺在设计中，使高边栅驱动器电路中的每一个器件都能耐受高达600V的电压是很困难的，而且也不具备区域效益 (area-effective)。事实上，只需十几伏便可驱动功率MOSFET 和 IGBT。因此，高边驱动器本身并不需要在全高压范围工作。不过，高边驱动器的偏移 (offset) 电压仍须保持于最大的允许电压值。为了满足这个高偏移电压需求，高边电路被集成到高压二极管的阴极区域。如飞兆半导体HDG4 625V的额定高压处理器件的高压二极管由P基板所包围，该基板具有高电阻系数、N型埋层和低掺杂N型外延层。这种多层设计的目的是要达到625V的击穿电压的要求。为了使该二极管与其他器件水平隔离，需

3、要采用一些隔离层。鉴于二极管的阴极是由N型外延层所制成，故需要P型隔离 (PISO)。不幸的是，P型隔离层无法保证625V的额定隔离电压。HDG4工艺采用额外的高压隔离 (HVI) 结构，以RESURF技术和N型外延层为基础。由于HVI结构的缘故，高边电路区域 (高压二极管的阴极) 和HVI结构之间的PISO层被完全耗尽，而且有可能阻止高压电场在PISO层中形成。当然，实现高压结端接并不容易。这种现象取决于N型埋层的浓度、在HVI中的位置，以及N型外延层的深度和电阻系数。这个设计难题一旦被克服，该项工艺就可提供具备良好区域效益的LDMOS。示例中的HVI结构可以作为LDMOS的漏极，而MOS沟

4、道可以在PISO层中实现。由于LDMOS的漏极结构与HVI相同，因此无需额外区域也可引进LDMOS。在传统工艺中LDMOS却需要额外的区域才能引进。因此，这是现代高边驱动IC工艺的一大飞跃。二、高边驱动器的构造图1所示为传统高边驱动器电路框图。该传统高边驱动器一般由以下6部分组成：(1) 输入检测逻辑(2) 边缘脉冲发生器(3) 电平转换器(4) 整形器(5) S-R触发器(6) 栅驱动器(从这里开始，本文将把上述提到的高边驱动器称为HVIC。)通过电平转换电路利用带R1和R2高压LDMOS将输入信号传送到高边驱动电路之前，输入检测电路会决定输入信号的逻辑触发电平VIH 和 VIL。根据该信号

5、，边缘脉冲发生电路会根据上升和下降边缘产生两种短脉冲。其中，高压LDMOS会把这些短脉冲电压信号转换为电流信号；通过R1及R2在高压区域重新生成短脉冲电压信号。“整形器”(reshaper) 是一种具有给定阈值电平的比较器，能把信号放大到VB 和VS之间的范围。这些信号决定了S-R触发器的状态。通过S-R触发器，低边输入命令可以传输到只有边缘信号的高边区域。最后，由M1和M2组成具有适当电流驱动能力的输出驱动器将驱动外部高压功率器件。三、高dv/dt噪声警示然而，脉动噪声也会影响S-R触发器的状态。高dv/dt噪声对这类脉冲驱动的HVIC尤其有害。假设LDMOS的寄生电容Cp在漏级为2pF，V

6、S节点噪声为每纳秒50V。这噪声通过靴带式 (bootstrapping) 电容 CBOOT与VB结合。由于LDMOS的漏级电压随着快速变化的VB电压而改变，Cp必须采用大电流充电。这个大电流可利用下式来估算：I=Cp*dv/dt. (1)由于dv/dt噪声很高，充电峰值电流可达100mA。这个大充电电流在R1和R2上造成了很大的电压降，致使S-R触发器发生误触发。如果找到简单而有效的方法来消除这种噪声，那将是避免HVIC故障的最佳解决方案。但是，要抑制与HVIC结合的噪声是不可能的。因此，提高HVIC的噪声抗扰性是一项极富具挑战性的工作。三、允许的负输出电压VB和VS分别是高边驱动器的所能输

7、出最高和最低电压。利用靴带式电容CBOOT和靴带式技术，二者的电压差VBS几乎是恒定不变。但是，VS取决于半桥输出电压，而VS与外部MOSFET源或外部IGBT的发射极相连。理想的HVIC无论在任何VS电压的情况下都可正常工作。不过，对于实际的HVIC来说，VS对操作影响严重。图2所示为HVIC运作相对于VB的示例，如以下是对 (A) 和 (B) 描述：(A) VS > 0: 整形器的阈值电平为VTH。故仅当电平转换器的输出幅度低于这个数值时，信号才为整形器所识别。如果VS大于0，则电平转换器输出幅度足够达到VTH值。HVIC正常工作。(B) VS<-VTH:在这种情况下，VS是负

8、的。这样，VB电压的绝对值低于情况 (A)。因此，电平转换器的最大输出幅度被限制在VB和接地之间，结果，整形器不能捕捉电平转换器的输出，而S-R触发器状态亦不能更新。在情况 (B) 中，允许的负VS电压为 VTH，因为HVIC在该值以下并不会作任何响应。在实际应用中，这种故障很常见，因为HVIC经常会驱动感性负载。图3(A) 所示为采用HVIC的常见半桥电路 (这里FAN7382是HVIC，并具有低边驱动电路)。该电路驱动一感性负载L，并具有电流检测电阻。转换输入如图3(B) 所示。当HIN很高时，漏极与600V线相连的高边外部功率MOSFET将被导通，并向感性负载提供电流。即使LIN很高及低

9、边MOS在之后导通，电流也会从地流向负载。于是，输出电压 (VS) 变为负。此外，电流检测电阻使输出电压的负值更大。之后，HIN再次变得很高。HVIC所要做的就是使输出电压增大。不过，若允许的负VS电压高于 V，HVIC将会失去这种功能，如图所述。四、建议的HVIC电路现在，对HVIC的要求是：(1) 增强对高dv/dt噪声的抗扰性，(2) 加大允许的负VS电压。为了达到这些要求，新的整形电路应运而生 (图4所示)。如前面所解释，允许的负VS限制值源于整形电路预设定的阈值电平。毋庸置疑，该限制值可以通过VTH电平的升高来增大。不过，这种设计会使HVIC对噪声过于敏感。电平转换器的输出从VB向接

10、地方向摆动，而传统的整形器工作在VBS电源电压下。因此，利用整形器对电平转换器输出所做的检测由VB电压水平和整形器的VTH来决定。在这种新方案中，利用了V/I (电压转化成电流) 转换器避开了VTH的问题。V/I转换器把电平转换器的电压输出信号转换为电流信号。由于该电路的唯一作用是转换，故可以不考虑VTH。接下来，通过I/V转换器为电压信号，在V/I转换器的电流输出的VB到VS供应范围之内转移。在这些过程之后，经放大的信号被送到S-R触发器。因为采用了V/I转换器，允许的负VS电压不再由整流器的阈值电平VTH所控制。只要VB电压足以满足V/I转换器的电压要求，并使电平转换器工作，HIN输入就不

11、会丢失。V/I 和I/V转换的另一个优点是很容易检测噪声，并易于与噪声消除电路连接。由于高dv/dt噪声是经由CBOOT加在VB线上，故噪声通常被加载于与VB线相连的所有元件上。于是，对具有高dv/dt的共模噪声而言，V/I转换器会提供相同的输出。但V/I转换器正常工作时的输出各不相同，在电平转换器正常工作状态下，两个LDMOS中只有一个在工作。这样，要确定V/I转换器输出是否由噪声引起就不困难了。噪声消除器一旦识别是共模噪声，就会吸收掉V/I转换器的电流输出。由于独特的拓扑技术，飞兆半导体的HVIC表现出对高达每纳秒50V （dv/dt）噪声的良好抗扰性，并扩展的负电压工作范围。当VBS=V

12、CC=15V时，本文提出的方法可以确保大约 10V的工作电压。图5所示为飞兆半导体两个新HVIC的微缩照片：FAN7380和 FAN7382，都采用了HDG4工艺进行设计。五、稳固性HVIC一般会用来驱动高电压和大电流开关器件。由此产生的高电压峰值、噪声和EMI都可能造成HVIC故障，有时会导致完全毁坏。因此，考虑到HVIC的实际使用时，稳固性是一个关键问题。为了测试所设计HVIC的稳固性，利用HP8114A的脉冲发生器把正脉动噪声连续加于VBS上，以及负脉冲加于VB线上。在测试期间，VBS 恒定偏置为15V。测试通过改变HP8114A可编程脉冲发生器由0V到80V的输出来进行。HVIC对加载

13、噪声功率的响应可分为以下四类：1、正常工作：HVIC由用户指令所控制正常工作。2、非正常工作：HVIC在半噪声峰值时忽略及遗漏输入指令。对于高噪声峰值，HVIC输出固定在低电平。3、锁定状态工作：HVIC输出固定在低电平，有较大电流流向HVIC。但是，如果降低所加噪声功率，HVIC将恢复并正常工作。4、毁坏：HVIC遭永久性破坏。HVIC永不能恢复；在最坏的情况中，封装更会破裂或爆炸。图6所示的FAN7380 和 FAN7382在高压峰值下的非正常工作。不过，测试样片未被破坏，也没有下降到锁定状态。这表明该两个器件对高能量脉动噪声具有稳健的抗扰性能。六、结束语本文介绍了以创新技术为基础的HVIC，其设计具有良好的噪声抗扰性，并扩展了允