利用MAX+PLUSⅡ设计数字电路_第1页
利用MAX+PLUSⅡ设计数字电路_第2页
利用MAX+PLUSⅡ设计数字电路_第3页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、欢迎访问Freekaoyan论文站利用MAX+PLUS设计数字电路欢迎访问Freekaoyan论文站    欢迎访问Freekaoyan论文站    摘 要  MAX+PLUS开发工具是美国Altera公司自行设计的一种CAE软件工具,是EDA技术的有力工具。以一个实际电路设计为例,说明了用其设计数字电路的方法。     关键词  MAX+PLUS 数字电路仿真 VHDL 语言    随着计算机技术和集成电路技术的发展,在数字电路设计领

2、域中,设计自动化工具 逐步为 设计者所接受,它必将取代人工设计的方法,成为主要的设计手段。EDA(Electroni c design automation)技术就是利用设计软件来实现硬件的设计,利用软 件来仿真硬件的工作过程,以达到对硬件的设计。利用MAX+PLUS软件可以灵活而高效地设计数字电路,他为电子系统的设计、电子产品的开发提供了一种全新的手段和便捷的途径。1  MAX+PLUS简介  MAX+PLUS(Multiple Array Matrix and Programmable Logic User Systems) 是现代电子设计不可缺少的工具,他可以接受多种

3、方式的输入:原理图输入、文本输入(硬件描述语言)、第三方EDA工具提供的接口等。MAX+PLUS的仿真器具有很强的灵活性,可以控制对单器件或多器件的仿真。可以使用MAX+PLUS的波形编辑程序直接画出波形。MAX+PLUS还提供了丰富的帮助库,设计人员可以随时利用他来帮助解决问题。2  MAX+PLUS的设计步骤    MAX+PLUS的设计步骤如图1所示。 (1)设计输入   选取窗口菜单FileOpen,建立新文件,可以采用原理图输入、HDL(Hardware description Language)语言描述、EDIF网 表读入及波形输入

4、等方式。保存文件,指定项目名称与文件名相同。 (2)项目编译  选取窗口菜单MAX+PLUSCompiler主要完成器件的选择及适配,逻辑的综合及器件的装 入,延时信息的提取。 (3)设计仿真  选取窗口菜单MAX+PLUSWaveform editor,生成输入波形并保存。再取窗口菜 单MAX+PLUSSimulator,进行仿真。         (4)器件编程  MAX+PLUS Programmer是使用Compiler生成的编程文件对Altera器件进行编程的 ,它可以用来对器件编程、

5、校验、试验。 (5)系统测试 测试硬件系统,检验是否完成既定的功能。   以上各步如果出现错误的现象,则需重新回到设计输入阶段,改正错误输入或 调整电路,重复上述过程。3  举例说明用MAX+PLUS设计数字电路  一位全加器的设计: (1) 原理图输入     用AND2,OR3,XOR组成全加器。 选取窗口菜单FileNew,出现对话框,选取Graphic Editor File,单击OK,并保存为add gdf,指定项目名称与文件名称相同,即选取FileProjectName,指定名字为add,选取窗口菜单SymbolEnter

6、 Symbol在maxplusmax2libprim处双击,在Symbolfiles菜单中选取所需逻辑门,引入逻辑门及输入输出端口。连接线路,如图2所示。指定设计器件为MAX7000,保存并编译、调试直至通过。       (2)采用VHDL语言设计一位全加器   选取窗口菜单FileNew,选取Text Editor File,并保存为addvhd,指定项目名称与文 件名称相同,即指定为add,源程序如图3所示,保存并编译、调试直至通过。生成电路符号addsys如图4所示。  (3)仿真全加器   打开addgdf 或ad

7、dvhd,选取窗口菜单MAX+PLUSWaveform editor,进入波形编辑 窗 口,引入输入输出脚;设定时钟的周期,选取窗口菜单OptionsGrid Size,设定Gr id  Size 为50 ns;设定输入脚位时间状况;保存输入波形;选取窗口菜单MAX+PLUSSimul ator,进行仿真,得到s与 co的波形,如图5所示。     由仿真结果知,达到了设计的目的,下载到EPM7032LC44-6后,测试结果与软件模拟仿真 的结果一致。   利用MAX+PLUS 可以灵活而高效地设计电路,利用其工具所配备的编辑、编译、仿真、 综合、芯片编程等功能,将设计电路图或电路描述程序转换成基本的逻辑单元写入到可编程的芯片中(如FPGA芯片、CPLD芯片),做成ASIC芯片,它是EDA设计中不可缺少的一种有力工具。参考文献 1  侯伯亨,顾新.VHDL硬件描述语言与数字逻辑电路设计(修订版)

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论