EDA软件quartus使用-文档资料

1、12VHDL程序设计完成后，必须利用程序设计完成后，必须利用EDA软件中的综合器、软件中的综合器、适配器、时序仿真器和编程器等工具进行处理，才能使适配器、时序仿真器和编程器等工具进行处理，才能使该设计在该设计在FPGA /CPLD上完成硬件实现并进行测试。上完成硬件实现并进行测试。QUARTUS是是ALTERA提供的提供的FPGA/CPLD集成开发环集成开发环境，它是境，它是ALTERA前一代前一代FPGA/CPLD集成开发环境集成开发环境MAX+plus的更新换代产品。的更新换代产品。利用利用QUARTUS可以完成包括设计输入、综合、适配、可以完成包括设计输入、综合、适配、仿真测试和编程下载

2、等仿真测试和编程下载等FPGA/CPLD的整个开发流程。的整个开发流程。34n文本输入设计方法文本输入设计方法n图形输入设计方法图形输入设计方法5 n1.1 建立工作库文件夹建立工作库文件夹n1.2 编辑输入设计文件编辑输入设计文件n1.3 创建工程创建工程n1.4 编译前设置编译前设置n1.5 全程编译全程编译n1.6 时序仿真时序仿真n1.7 硬件测试硬件测试引脚锁定引脚锁定下载配置文件下载配置文件(JTAG模式、模式、SOF文件文件)编程配置器件编程配置器件(AS模式、模式、POF文件文件)61.1 建立工作库文件夹建立工作库文件夹7启动启动QUARTUS81.2 编辑设计文件编辑设计文

3、件新建一个文件新建一个文件9建立一个建立一个VHDL文件文件1011VHDL文本编辑窗口文本编辑窗口12输入程序输入程序13文件存盘文件存盘14存盘文件名应与实体名一致存盘文件名应与实体名一致15161.3 创建工程创建工程171819将设计文件加入工程中将设计文件加入工程中20选择目标芯片选择目标芯片21使用外部使用外部EDA工具工具22工程设置统计窗口工程设置统计窗口23工程管理窗工程管理窗24添加删除工程中的文件添加删除工程中的文件2526编译编译n设计文件是否有误：设计文件是否有误：文本文件语法是否有错误文本文件语法是否有错误原理图文件连接是否有误原理图文件连接是否有误n总设计有无超出

4、器件资源或限制总设计有无超出器件资源或限制271.4 编译前设置编译前设置28选择目标芯片选择目标芯片29选择配置器件的工作方式选择配置器件的工作方式配置失败后自动重新配置配置失败后自动重新配置30选择配置器件和编程方式选择配置器件和编程方式产生压缩的配置文件产生压缩的配置文件主动串行模式主动串行模式311.5 全程编译全程编译32编译信息报告编译信息报告编译信息栏编译信息栏33341.6 应用应用RTL电路图观察器电路图观察器35361.7 时序仿真时序仿真打开波形编辑器打开波形编辑器 (建立建立VWF文件文件)373839设置仿真时间区域设置仿真时间区域4041波形文件存盘波形文件存盘42

5、43选择端口信号节点选择端口信号节点444546编辑输入波形编辑输入波形474849设置总线数据格式设置总线数据格式50设置仿真器参数设置仿真器参数515253启动仿真器启动仿真器54打开仿真波形报告打开仿真波形报告5556571.8 硬件测试硬件测试引脚锁定引脚锁定58Assignments/Assignment Editor5960再编译一次再编译一次61下载配置文件下载配置文件 (Tools/Programmer)62选择编程模式选择编程模式6364选择编程器选择编程器6566下载成功下载成功6768编程配置器件编程配置器件69选择编程目标文件选择编程目标文件707172实验电路结构图实

6、验电路结构图 7374 模式575 模式676实验电路信号资源符号图实验电路信号资源符号图n图(a)是16进制7段全译码器，它有4位输入、7位输出，输出分别接7段数码管的7个输入端：a、b、c、d、e、f和g。n图(b)是高低电平发生器，每按键一次，输出电平由高到低、或由低到高变化一次，且输出为高电平时，所按键对应的发光管变亮，反之不亮。 n图(c)是16进制码（8421码）发生器，由对应的键控制输出4位二进制构成的1位十六进制码，数的范围是00001111，即H0至HF。每按键一次，输出递增1，输出进入目标芯片的4位二进制数将显示在该键对应的发光管或数码管上。77实验电路信号资源符号图实验电

7、路信号资源符号图n图(d)是单次脉冲发生器。每按一次键，输出一个脉冲，与此键对应的发光管也会闪亮一次，时间20ms。n图(e)是琴键式信号发生器，当按下键时，输出为高电平，对应的发光管发亮；当松开键时，输出为低电平，此键的功能可用于手动控制脉冲的宽度。 7879 n1.1 建立工作库文件夹建立工作库文件夹n1.2 编辑输入设计文件编辑输入设计文件n1.3 创建工程创建工程n1.4 编译前设置编译前设置n1.5 全程编译全程编译n1.6 时序仿真时序仿真n1.7 硬件测试硬件测试引脚锁定引脚锁定下载配置文件下载配置文件(JTAG模式、模式、SOF文件文件)编程配置器件编程配置器件(AS模式、模式

8、、POF文件文件)80采用原理图输入方法设计PLDn2.1 建立工作库文件夹建立工作库文件夹n2.2 编辑输入设计文件编辑输入设计文件n2.3 创建工程创建工程n2.4 编译前设置编译前设置n2.5 全程编译全程编译n2.6 时序仿真时序仿真n2.7 硬件测试硬件测试引脚锁定引脚锁定下载配置文件下载配置文件(JTAG模式、模式、SOF文件文件)编程配置器件编程配置器件(AS模式、模式、POF文件文件)812.1 建立工作库文件夹建立工作库文件夹822.2 编辑原理图设计文件编辑原理图设计文件8384858687888990将设计文件设置成可调用的元件将设计文件设置成可调用的元件9192设计顶层文件设计顶层文件939495969798步骤n2.1 建立工作库文件夹建立工作库文件夹n2.2 编辑输入设计文件编辑输入设计文件n2.3