第7章半导体存储器

1、数字电子技术数字电子技术.第 7 章 半导体存储器数字电子技术数字电子技术.第 7 章 半导体存储器半导体存储器半导体存储器 能存储大量二值信息的半导体器件。能存储大量二值信息的半导体器件。1、按存、按存/ 取功能分取功能分1)只读存储器只读存储器 （ROM）2) 随机存储器随机存储器 （RAM）半导体半导体存储器存储器分分 类类掩膜掩膜 ROM可编程可编程 ROM （PROM）可擦除的可编程可擦除的可编程 ROM （EPROM） 静态随机存储器静态随机存储器 （SRAM） 动态随机存储器动态随机存储器 （DRAM）2、按工艺分、按工艺分 1) 双极型双极型2) MOS型型数字电子技术数字电子

2、技术.第 7 章 半导体存储器 在正常工作时，存储器的数据只能读出，不能写入。在正常工作时，存储器的数据只能读出，不能写入。 所存储的数据，所存储的数据，在制作过程中使用在制作过程中使用掩膜板固定。掩膜板固定。一、结构一、结构 三部分组成三部分组成存储矩阵存储矩阵地址译码器地址译码器输出缓冲器输出缓冲器 每个或一组存储单元有一个地址码。每个或一组存储单元有一个地址码。 提高负载能力及控制三态输出。提高负载能力及控制三态输出。 许多存储单元排列构成，每个存储许多存储单元排列构成，每个存储单存放单存放1位二值代码。位二值代码。 将地址码译码，形成从存储矩阵中将地址码译码，形成从存储矩阵中选择存储单

3、元的选择信号。选择存储单元的选择信号。数字电子技术数字电子技术.第 7 章 半导体存储器二、举例二、举例二极管二极管ROM的电路结构图的电路结构图VCCA1A0D3D2D1D0W0W1W2W3ENA1A0D3D2D1D0输出缓冲器输出缓冲器地址译码器地址译码器存储矩阵存储矩阵地地 址址 数数 据据A1 A0 D3 D2 D1 D0 ROM中的数据表中的数据表0 00 0 1 1 1 0 0 00 1 0 10 1 0 1数字电子技术数字电子技术.第 7 章 半导体存储器二、举例二、举例二极管二极管ROM的电路结构图的电路结构图VCCA1A0D3D2D1D0W0W1W2W3ENA1A0D3D2D

4、1D0输出缓冲器输出缓冲器地址译码器地址译码器存储矩阵存储矩阵地地 址址 数数 据据A1 A0 D3 D2 D1 D0 ROM中的数据表中的数据表0 00 1 0 10 10 1 1 00 1 0 01 0 1 11 0 1 1数字电子技术数字电子技术.第 7 章 半导体存储器二、举例二、举例二极管二极管ROM的电路结构图的电路结构图VCCA1A0D3D2D1D0W0W1W2W3ENA1A0D3D2D1D0输出缓冲器输出缓冲器地址译码器地址译码器存储矩阵存储矩阵地地 址址 数数 据据A1 A0 D3 D2 D1 D0 ROM中的数据表中的数据表0 00 1 0 10 11 0 1 11 01

5、0 0 10 0 1 00 1 0 00 1 0 0数字电子技术数字电子技术.第 7 章 半导体存储器二、举例二、举例二极管二极管ROM的电路结构图的电路结构图VCCA1A0D3D2D1D0W0W1W2W3ENA1A0D3D2D1D0输出缓冲器输出缓冲器地址译码器地址译码器存储矩阵存储矩阵地地 址址 数数 据据A1 A0 D3 D2 D1 D0 ROM中的数据表中的数据表0 00 1 0 10 11 0 1 11 01 1 0 00 0 0 10 1 0 01 11 1 1 01 1 1 0数字电子技术数字电子技术.第 7 章 半导体存储器二、举例二、举例二极管二极管ROM的电路结构图的电路结

6、构图VCCA1A0D3D2D1D0W0W1W2W3ENA1A0D3D2D1D0输出缓冲器输出缓冲器地址译码器地址译码器存储矩阵存储矩阵地地 址址 数数 据据A1 A0 D3 D2 D1 D0 ROM中的数据表中的数据表0 00 1 0 10 11 0 1 11 00 1 0 01 11 1 1 0 1) 横向理解真值表横向理解真值表 输入一个地址，读出一个字。输入一个地址，读出一个字。 2) 存储矩阵的每个交叉点存储矩阵的每个交叉点是一个是一个“存储单元存储单元”，存储单，存储单元中有器件存入元中有器件存入“1”，无器件，无器件存入存入“0”。数字电子技术数字电子技术.第 7 章 半导体存储器

7、存储器的一些概念和数量关系存储器的一些概念和数量关系 1) 存储器的容量存储器的容量 存储器的容量存储器的容量 = 字数字数位数位数 2) 存储单元数存储单元数 存储单元数存储单元数= 字数、位数的乘积结果字数、位数的乘积结果 3) 字线字线 对存放每个字的存储单元组进行选择的译码器的输出线。对存放每个字的存储单元组进行选择的译码器的输出线。 4) 位线位线 一个存储单元组中，每一位数据的传输线。一个存储单元组中，每一位数据的传输线。 5) 字长字长 一个字的位数。一个字的位数。 6) 地址变量数与字数的关系地址变量数与字数的关系 n个地址变量，个地址变量， 2n 个字个字 7) 存储器的寻址

8、范围存储器的寻址范围 地址变量的取值组合范围。地址变量的取值组合范围。数字电子技术数字电子技术.第 7 章 半导体存储器用用MOS管构成的存储矩阵管构成的存储矩阵 掩膜掩膜ROM的特点：的特点： 出厂时已经固定，不能更改，非易失性。出厂时已经固定，不能更改，非易失性。数字电子技术数字电子技术.第 7 章 半导体存储器 用户可写入一次的存储器。用户可写入一次的存储器。 正常工作时只能读不能写。正常工作时只能读不能写。 总体结构与掩膜总体结构与掩膜ROM一样，但存储单元不同。一样，但存储单元不同。熔丝型熔丝型PROM的存储单元的存储单元熔丝由易熔合金制成；熔丝由易熔合金制成；出厂时每个结点上都有存

9、储单元；出厂时每个结点上都有存储单元；编程时将不用的存储单元熔丝熔断；编程时将不用的存储单元熔丝熔断；是一次性编程，不能改写。是一次性编程，不能改写。数字电子技术数字电子技术.第 7 章 半导体存储器PROM的结构原理图的结构原理图数字电子技术数字电子技术.第 7 章 半导体存储器使用使用FAMOS管的存储单元管的存储单元可擦除的可编程可擦除的可编程（EPROM） 可反复多次写入的存储器。可反复多次写入的存储器。 正常工作时只能读不能写。正常工作时只能读不能写。 总体结构与掩膜总体结构与掩膜ROM一样，但存储单元不同。一样，但存储单元不同。一、用紫外线擦除的一、用紫外线擦除的EPROM（UVE

10、PROM）浮栅雪崩注入浮栅雪崩注入MOS管管(FAMOS管管) 写入：写入： 雪崩注入。雪崩注入。擦除：通过照射产生电子擦除：通过照射产生电子-空穴对，提供泄放通道。空穴对，提供泄放通道。数字电子技术数字电子技术.第 7 章 半导体存储器 叠栅注入叠栅注入MOS管管GC ：控制栅控制栅Gf ：浮置栅浮置栅写入：写入： 雪崩注入，雪崩注入，DS间加高压（间加高压（2025V），发生雪崩击穿，），发生雪崩击穿， 同时在同时在GC上加上加25V、50ms宽的正脉冲，吸引高速电子穿宽的正脉冲，吸引高速电子穿 过过 SIO2 到达到达 Gf ，形成注入电荷。，形成注入电荷。擦除：通过照射产生电子擦除：通

11、过照射产生电子-空穴对，提供泄放通道。空穴对，提供泄放通道。数字电子技术数字电子技术.第 7 章 半导体存储器二、电可擦除的可编程二、电可擦除的可编程ROM（E2 PROM） 浮栅隧道氧化层浮栅隧道氧化层MOS管管 ( FLOTOX ) E2 PROM的存储单元的存储单元数字电子技术数字电子技术.第 7 章 半导体存储器 可随机对任一存储地址的存储单元进行读或写操作。可随机对任一存储地址的存储单元进行读或写操作。7.3.1 静态随机存储器（静态随机存储器（SRAM）一、一、 SRAM的结构与工作原理的结构与工作原理SRAM的结构框图的结构框图 I/O 端口端口 读操作时为数据读操作时为数据 输

12、出端口；写操作时为数据输入端口。输出端口；写操作时为数据输入端口。 存储矩阵存储矩阵 存储单元按行、列排列。存储单元按行、列排列。 每个存储单元可写入或读出每个存储单元可写入或读出0或或1。 地址译码器地址译码器 行地址译码器：输入行地址码，行地址译码器：输入行地址码，输出行选择线。输出行选择线。 列地址译码器：输入列地址码，列地址译码器：输入列地址码，输出列选择线。输出列选择线。 读写控制电路读写控制电路 片选信号片选信号 CS = 0 时：时： 当读当读/写控制信号写控制信号R / W =0时，进时，进行写操作；行写操作；当读当读/写控制信号写控制信号 R / W =1时，进时，进行读操作

13、；行读操作； 片选信号片选信号 CS = 1时：时：I / O端口呈高阻态。端口呈高阻态。数字电子技术数字电子技术.第 7 章 半导体存储器1024 4位位RAM ( 2114 )的结构框图的结构框图数字电子技术数字电子技术.第 7 章 半导体存储器I/O0 I/O1 I/O2 I/O3 A0 A1 A9 R / W CS1024 4 RAM 1024 4位位RAM ( 2114 )的的 图形符号图形符号数字电子技术数字电子技术.第 7 章 半导体存储器六管六管NMOS静态存储单元静态存储单元二、二、SRAM的存储单元的存储单元 静态存储单元：利用基本静态存储单元：利用基本RS触发器存储信息。

14、触发器存储信息。 保存的信息不易丢失。保存的信息不易丢失。数字电子技术数字电子技术.第 7 章 半导体存储器 动态存储单元是利用动态存储单元是利用MOS管栅极电容可以存储电荷的原理。管栅极电容可以存储电荷的原理。7.3.2 动态随机存储器（动态随机存储器（DRAM）单管动态单管动态MOS存储单元存储单元 数字电子技术数字电子技术.第 7 章 半导体存储器7.4 存储器容量的扩展存储器容量的扩展 当当1片片ROM或或RAM芯片的容量不能满足要求时，用几片芯片的容量不能满足要求时，用几片ROM或或RAM芯片组合起来，形成所需容量的存储器。芯片组合起来，形成所需容量的存储器。7.4.1 位扩展方式位

15、扩展方式（即字长扩展）（即字长扩展） 一片一片RAM、ROM字数够用而位数不够时的容量扩展字数够用而位数不够时的容量扩展 。所需芯片数量所需芯片数量 =总存储容量总存储容量1片存储容量片存储容量 接法：将各片的地址线、读写线、片选线分别并联，数据线接法：将各片的地址线、读写线、片选线分别并联，数据线并行排列。并行排列。数字电子技术数字电子技术.第 7 章 半导体存储器 例：用例：用8片片1024 1位的位的RAM接成一个接成一个1024 8位的位的RAM。解：将解：将8片片RAM的地址线、的地址线、R/W、CS 分别并联，数据线并行排列。分别并联，数据线并行排列。I/OA0 A1 A9 R/W

16、 CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM A0数字电子技术数字电子技术.A1第 7 章 半导体存储器 例：用例：用8片片1024 1位的位的RAM接成一个接成一个1024 8位的位的RAM。解：将解：将8片片RAM的地址线、的地址线、R/W、CS 分别并联，数据线并行排列。分别并联，数据线并行排列。I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM A0数字电子技术数字电子技术.第 7

17、 章 半导体存储器 例：用例：用8片片1024 1位的位的RAM接成一个接成一个1024 8位的位的RAM。解：将解：将8片片RAM的地址线、的地址线、R/W、CS 分别并联，数据线并行排列。分别并联，数据线并行排列。A1I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM A0A9数字电子技术数字电子技术. R/W第 7 章 半导体存储器 例：用例：用8片片1024 1位的位的RAM接成一个接成一个1024 8位的位的RAM。解：将解：将8片片RAM的地址线、的地址线、R/W、C

18、S 分别并联，数据线并行排列。分别并联，数据线并行排列。A1I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM A0A9数字电子技术数字电子技术. CS第 7 章 半导体存储器 例：用例：用8片片1024 1位的位的RAM接成一个接成一个1024 8位的位的RAM。解：将解：将8片片RAM的地址线、的地址线、R/W、CS 分别并联，数据线并行排列。分别并联，数据线并行排列。 R/WA1I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS10

19、24 1RAM I/OA0 A1 A9 R/W CS1024 1RAM A0A9数字电子技术数字电子技术.I/O0I/O1I/O7第 7 章 半导体存储器 例：用例：用8片片1024 1位的位的RAM接成一个接成一个1024 8位的位的RAM。解：将解：将8片片RAM的地址线、的地址线、R/W、CS 分别并联，数据线并行排列。分别并联，数据线并行排列。 CS R/WA1I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM A0A9数字电子技术数字电子技术.第 7 章 半导体存储器

20、例：用例：用8片片1024 1位的位的RAM接成一个接成一个1024 8位的位的RAM。解：将解：将8片片RAM的地址线、的地址线、R/W、CS 分别并联，数据线并行排列。分别并联，数据线并行排列。I/O0I/O1I/O7 CS R/WA1I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM I/OA0 A1 A9 R/W CS1024 1RAM A0A9数字电子技术数字电子技术.第 7 章 半导体存储器7.4.2 字扩展方式字扩展方式 一片一片RAM、ROM位数够用而字数不够时的容量扩展位数够用而字数不够时的容量扩展 。所需芯片数量所

21、需芯片数量 =总存储容量总存储容量1片存储容量片存储容量增加的地址变量数增加的地址变量数 = 扩展后总的地址变量数扩展后总的地址变量数 单片的地址变量数单片的地址变量数 增加的地址变量作为总的地址变量中的高位地址变量，增加的地址变量作为总的地址变量中的高位地址变量， 接法：接法： 各存储芯片依次轮流工作。各存储芯片依次轮流工作。控制控制 以增加的地址变量控制各存储芯片的以增加的地址变量控制各存储芯片的CS 端端 列出控制真值表，求出各存储芯片的列出控制真值表，求出各存储芯片的 CS 表达式，按式附加电表达式，按式附加电路连接各存储芯片的路连接各存储芯片的 CS 端。端。 将各片的地址线、读写线

22、、数据线分别并联。将各片的地址线、读写线、数据线分别并联。数字电子技术数字电子技术.第 7 章 半导体存储器 例：用例：用1024 4位的位的RAM接成一个接成一个20484位的位的RAM。 解：解： 所需芯片的数量所需芯片的数量= 20484位位1024 4位位= 2片片 单片单片1024 4位的位的RAM，因，因 210 =1024，有，有10位地址位地址 A0 A9 ，扩展后扩展后 2048 4位位 的的RAM，因，因 211 =2048，有，有11位地址位地址 A0 A10 ，需增加一个高位地址需增加一个高位地址A10 。控制真值表控制真值表A10 CS1 CS2 010 11 0各各

23、RAM芯片的片选表达式为：芯片的片选表达式为：CS1 = A10CS2 = A10附加一个非门连接附加一个非门连接2芯片的片选端。芯片的片选端。 将将2芯片的地址线、读写线、数据线分别并联。芯片的地址线、读写线、数据线分别并联。数字电子技术数字电子技术.第 7 章 半导体存储器I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0数字电子技术数字电子技术.A1第 7 章 半导体存储器I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM1

24、I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0数字电子技术数字电子技术.A9第 7 章 半导体存储器A1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0数字电子技术数字电子技术.1A10第 7 章 半导体存储器A9A1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0数字电子技术数字电子技术

25、. R/W 第 7 章 半导体存储器1A10A9A1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0数字电子技术数字电子技术.I/O0第 7 章 半导体存储器 R/W 1A10A9A1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0数字电子技术数字电子技术.I/O1第 7 章 半导体存储器I/O0 R/W 1A10A9A1I/O0 I

26、/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0数字电子技术数字电子技术.I/O2第 7 章 半导体存储器I/O1I/O0 R/W 1A10A9A1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0数字电子技术数字电子技术.I/O3第 7 章 半导体存储器I/O2I/O1I/O0 R/W 1A10A9A1I/O0 I/O1 I/O2 I/O3A0

27、A1 A9 R/W CS1024 4RAM1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0数字电子技术数字电子技术.第 7 章 半导体存储器I/O3I/O2I/O1I/O0 R/W 1A10A9A1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM1I/O0 I/O1 I/O2 I/O3A0 A1 A9 R/W CS1024 4RAM2A0数字电子技术数字电子技术.第 7 章 半导体存储器 图示为用图示为用4片片256 8位的位的RAM接成一个接成一个10248位的位的RAM的字扩展。的字扩展。数字电子技术数字电

28、子技术.第 7 章 半导体存储器7.5 用用存储器实现组合逻辑函数存储器实现组合逻辑函数一、基本原理一、基本原理 从从ROM的数据表可知，若以地址为输入变量，则输出数据的数据表可知，若以地址为输入变量，则输出数据即为一组关于地址变量的逻辑函数。即为一组关于地址变量的逻辑函数。地地 址址 数数 据据A1 A0 D3 D2 D1 D0 ROM中的数据表中的数据表0 00 1 0 10 11 0 1 11 00 1 0 01 11 1 1 0二极管二极管ROM的电路结构图的电路结构图数字电子技术数字电子技术.第 7 章 半导体存储器7.5 用用存储器实现组合逻辑函数存储器实现组合逻辑函数一、基本原理

29、一、基本原理 从从ROM的数据表可知，若以地址为输入变量，则输出数据的数据表可知，若以地址为输入变量，则输出数据即为一组关于地址变量的逻辑函数。即为一组关于地址变量的逻辑函数。地地 址址 数数 据据A1 A0 D3 D2 D1 D0 ROM中的数据表中的数据表0 00 1 0 10 11 0 1 11 00 1 0 01 11 1 1 0由由ROM数据表写出逻辑表达式：数据表写出逻辑表达式：D3 = A1 A0 + A1 A0 D1 = A1 A0 + A1 A0 D0 = A1 A0 + A1 A0 D2 = A1 A0 + A1 A0 + A1 A0 由由ROM 的逻辑表达式可知的逻辑表达

30、式可知:ROM在功能在功能上可等效为上可等效为产生全体最小项的与门阵列产生全体最小项的与门阵列相或某些最小项的或门阵列相或某些最小项的或门阵列（最小项以地址为变量（最小项以地址为变量 ）（相或的结果为各输出函数（相或的结果为各输出函数 ）用点阵图表用点阵图表 示示2个阵列个阵列数字电子技术数字电子技术.第 7 章 半导体存储器 用用ROM实现逻辑函数：实现逻辑函数： ROM的地址输入的地址输入逻辑函数的变量逻辑函数的变量 ROM的数据输出的数据输出逻辑函数逻辑函数 n个变量、个变量、m个函数的组合逻辑问题，可用容量为个函数的组合逻辑问题，可用容量为 2n m位位 的的ROM实现。实现。用用RO

31、M实现逻辑函数的一般步骤：实现逻辑函数的一般步骤： 确定输入量、输出量确定输入量、输出量 及之间的逻辑关系及之间的逻辑关系真真值值表表最最小小项项表表达达式式由最小项和点阵图由最小项和点阵图 的对应关系的对应关系画画点点阵阵图图数字电子技术数字电子技术.第 7 章 半导体存储器例例 试用试用ROM产生如下的一组多输出逻辑函数产生如下的一组多输出逻辑函数 Y2 = ABCD + BCD + ABCDY3 = ABCD + ABCDY1 = ABC + ABCY4 = ABCD + ABCD解：解：将给定函数化为最小项之和形式将给定函数化为最小项之和形式Y1 = ABCD + ABCD + ABC

32、D + ABCD = m2 + m3 + m6 + m7 Y2 = ABCD + ABCD + ABCD + ABCD = m6 + m7 + m10 + m14 Y3 = ABCD + ABCD = m2 + m15 Y4 = ABCD + ABCD用容量为用容量为 164 位位 的的ROM 实现，实现，将将 A、B、C、D 4个输入个输入分别接至分别接至ROM的地址输入端的地址输入端 A3、 A2 、 A1、 A0 ，ROM 的的 4个个 数数据输出端据输出端 D3、 D2 、 D1、 D0为为4个输出函数个输出函数 Y4、 Y3 、 Y2、 Y1 。 = m4 + m14 数字电子技术数字电子技术.第 7 章 半导体存储器画画ROM 点阵图：点阵图：1111与与逻逻辑辑阵阵列列( A3 )( A2 )( A1 )( A0 )W0W1W2W3W4W