考研971模电数电复试专用

1、精选优质文档-倾情为你奉上模电：1.PN结单向导电性：P接正、N接负时（称正偏），PN结正向导通，P接负、N接正时（称反偏），PN结反向截止。二极管由一个PN结组成，所以二极管也具有单向导电性：正偏时导通,反偏时截止。死区电压：当正向电压超过某值时，正向电流才迅速增大，这个电压值称为死区电压，硅管死区电压约为0.5V，锗管死区电压约为0.1V 。稳压二极管是工作在反向击穿状态的： 加正向电压时，相当正向导通的二极管。 加反向电压时截止，相当断开。加反向击穿电压（即满足UUZ）时便稳压为UZ 。稳压二极管反向击穿可逆，去掉反向电压后，二极管恢复正常。2晶体管（半导体三极管）：由两个PN结组成。三

2、个区、两个结、三个极。三个区：发射区（E）向基区发射电子；基区（B）控制发射区发射的电子； 集电区（C）收集发射区发射的电子。 两个结：基础集电区形成的PN结，叫集电结。（JC）；基区发射区形成的PN结，叫发射结。（Je） 三个极：基极B、发射极E和集电极C。 对应的三个电流分别称基极电流IB、发射极电流IE、集电极电流IC 。并有：IE =IB+ IC三极管也有硅管和锗管，型号有NPN型和PNP型。 三极管具有电流电压放大作用.和开关作用. 其直流电流放大倍数=IC / IB 三极管的输出特性： 饱和区:无放大作用,C-E间相当闭合， 。偏置条件：JC, Je都正偏。截止区:无放大作用，C-

3、E间相当断开， 其偏置条件JC, Je都反偏, 放大区:其偏置条件Je正偏JC反偏. 作放大用时应工作在放大状态,作开关用时应工作在截止和饱和状态。3.三种基本放大电路：共发射极放大电路、共集电极放大电路、共基极放大电路。 晶体管用微变等效电路代替的条件：工作在线性放大区，且信号较小。非线性失真三种情况:截止失真：RB过大，IB、IC太小，Q点过低，使输出波形后半周（正半周）失真。消除办法是调小RB，以增大IB、IC，使Q点上移。饱和失真：RB过小，IB、IC太大，Q点过高，使输出波形前半周（负半周）失真。消除办法是调大RB，以减小IB、IC，使Q点下移。双向失真：信号源US过大而引起输出的正

4、负波形都失真，消除办法是调小信号源。射极输出器：又称为射极跟随器，电压放大倍数接近于1，输出电压与输出电压同向。输入电阻高，输出电阻低。具有阻抗变换作用。共模信号:两个输入端上大小相等、极性相同的信号。差模信号：两个输入端上大小相等、极性相反的信号。差分放大电路，对于输入共模信号进行抑制，使之输出为零，对于输入差模信号将其放大输出。亮点漂移：多级直接耦合放大电路，当输入信号为0时，输出电压并不保持恒值，而是缓慢、无规则的变化着，这种现象称为零点漂移。集成运放第一级常采用差分放大电路，主要是为了减小零点漂移 ，提高共模抑制比 。4. 集成运放工作在线性区的性质：“虚短”概念是指 ，“虚断”概念是

5、指 ；“虚地”概念是指 。反相比例运算器：同相比例运算器：过零比较器：5放大电路中的负反馈：负反馈：送回输入端的反馈信号削弱了原来的输入信号，使放大倍数降低。负反馈电路类型：电压串联负反馈；电压并联负反馈；电流串联负反馈；电流并联负反馈。串联反馈可增大输入电阻。并联反馈可减小输入电阻。串联负反馈增大输入电阻；并联负反馈减小输入电阻。电压负反馈减小输出电阻；电流负反馈增大输出电阻。电压负反馈稳定输入电压；电流负反馈稳定输出电流。反馈类型判断：当反馈元件搭回到反相输入端为负反馈；搭回到同相输入端为正反馈。当反馈元件搭回到输入端为并联反馈，搭回到输入端的另一端为串联反馈。当反馈元件搭在输出端为电压反

6、馈，否则为电流反馈。负反馈放大电路和放大倍数AF=（ A/1+AF ），对于深度负反馈放大电路的放大倍数AF=（ 1/F ）6.整流的主要作用：将交变电压变换为脉动的直流电压。(U2为输入电压的有效值，U0为电压平均值，URM为最高反向电压。单向半波整流：U0=0.45U2 单向全波整流：U0= 0.9U2单向桥式整流：U0=0.9 U2数电：1. 模拟信号：在数值上和时间上均连续变化的信号。数字信号：在数值上和时间上都不连续变化的信号。数据率或比特率：每秒钟所传输数据的位数。正逻辑：1表示高电平，0表示低电平。负逻辑：与正逻辑相反。与逻辑:只有当一件事的几个条件全部具备后，这件事才发生或逻辑

7、：当一件事的几个条件只要有一个条件得到满足时，这件事就会发生非逻辑：一件事情的发生是以其相反的条件为依据的与非：有0出1，全1出0或非：有1出0，有0出1与或非：相异出1，相同出02.TTL电路：TTL电路以双极型晶体管为开关元件，所以又称双极型集成电路。双极型数字集成电路是利用电子和空穴两种不同极性的载流子进行电传导的器件。 它具有速度高（开关速度快）、驱动能力强等优点，但其功耗较大，集成度相对较低。 CMOS电路 ：MOS电路又称场效应集成电路，属于单极型数字集成电路。单极型数字集成电路中只利用一种极性的载流子（电子或空穴）进行电传导。 它的主要优点是输入阻抗高、功耗低、抗干扰能力强且适合

8、大规模集成。CMOS驱动TTL时，只要两者的电压参数兼容，不需要另加接口电路，仅按电流大小计算出扇出数即可。TTL驱动CMOS时，由于TTL门电路与CMOS门电路的工作电源电压不同，高低电平标准也不同，对接时要做一定转换，所以需要接口电路 。COMS门电路与TTL门电路相比有哪些优点？1.静态功耗低；2.集成度高，温度稳定性好；3.抗辐射能力强；4电源利用率高；5.扇出系数大；6.电源取值范围宽。4.抗干扰措施：多余输入端的处理措施：一般不让多余的输入端悬空，以防止干扰信号的引入。去耦合滤波器：滤除较大的脉冲电流或尖峰电流，接地和安装工艺：正确的接地技术可以降低电路噪声；良好的安装工艺可以减少

9、接线电容而导致寄生反馈有可能引起寄生振荡。5.寄存器：用来存放二进制数和指令的部件。只能暂时存放数据，电路失电后数据便消失，故又称暂存器。它的主要组成部分是触发器；一位触发器能存储一位二进制代码。分类：数据寄存器：只能存放数码而没有移位功能。只能采用并行输入和输出。 移位寄存器：不仅能存放数据而且具有移位功能。数据存储方式可以是串行的，也可以好是并行的。6. 时序逻辑和组合逻辑的不同：（1） 从逻辑功能来看，即定义的不同（2） 从结构上来看，组合逻辑电路仅由若干逻辑门组成，没有存储电路，因而无记忆能力；而时序逻辑电路除包含组合电路外，还有存储电路，因而有记忆功能。时序逻辑电路的特点：（1） 时

10、序逻辑电路有组合电路和存储电路组成（2） 时序逻辑电路中存在反馈，因而电路的工作状态与时间因素相关，即时序电路的输出由电路的输入和电路原来的状态共同决定。组合逻辑电路：在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前状态无关的逻辑电路。组合逻辑电路的特点：输入输出之间没有反馈延迟通路；电路中不含记忆单元；由逻辑门构成；输出与电路原来状态无关。最小项：在一个有n个变量的逻辑函数中，包括全部n个变量的乘积项（每个变量必须而且只能以原变量或反变量的形式出现一次）称为最小项 半加器：可用于实现两个一位二进制数的相加。半加器：只考虑两个加数本身，而没有考虑低位来的进位，完成这种加法功能的逻

11、辑电路。全加器：能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。7.位：位(bit)：也称为“比特”。在数字电路和电脑技术中采用二进制，代码只有“0”和“1”，其中无论是 “0”或是“1”在CPU中都是 一“位”。存储器的容量：字数乘以字长 PLD：programmable logic device 可编程逻辑器件 PAL：programmable array logic 可编程阵列逻辑器件GAL：generic array logic可编程通用阵列逻辑器件 GAL和PAL的相同点是什么,不同点是什么相同点：都采用了与-或阵列结构；都需要通用或专用编程器件进行编程。

12、不同点：PAL 一旦编程便不可更改；不同输出结构的PAL对应不同型号的PAL，不便于用户使用GAL具有可擦除、可重新编程和可重新配置其结构等功能；灵活性大，而且能对PAL仿真，并能全部兼容。CPLD：(Complex Programmable Logic Device)复杂FPGA（FieldProgrammable Gate Array）现场可编程门阵列FPGA与CPLD的区别：CPLD更适合完成各种算法和组合逻辑，FP GA更适合于完成时序逻辑。CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的，而FPGA的分段式布线结构决定了其延迟的不可预测性。在编程上FPGA比CPLD具有更

13、大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程，FPGA主要通过改变内部连线的布线来编程；FP GA可在逻辑门下编程，而CPLD是在逻辑块下编程。FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现。CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术，无需外部芯片，使用简单。而FPGA的编程信息需存放在外部存储器上，使用方法复杂。CPLD的速度比FPGA快，并且具有较大的时间可预测性。这是由于FPGA是门级编程，并且CLB之间采用分布式互联，而CPLD是逻辑块级编程，并且其逻辑块之间的互联是集总式的。在编程方式上，CPLD主要是基于E2PROM或FLASH存储器编程，编程次数可达1万次，优点是系统断电时编程信息也不丢失。CPLD又可分为在编程器上编程和在两类。FPGA大部分是基于SRAM编程，编程信息在系统断电时丢失，每次上电时，需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次，可在工作中快速编程，从而实现板级和系统级的动态配置。CPLD保密性好，FPGA保