第七届大学生集成电路设计应用创新大赛杯赛题目

1、第七届（2017年）大学生集成电路设计·应用创新大赛杯赛题目    第七届（2017年）大学生集成电路设计·应用创新大赛设计赛    集创北方企业杯    华大九天企业杯    燕东微电子企业杯    展讯通信企业杯    IEEE工程之星杯    设计赛创新杯    第七届（2017年）大学生集成电路设计·应用创新大赛应用赛&

2、#160;   希格玛企业杯    时代民芯企业杯    紫光同创企业杯    应用赛创新杯第七届（2017年）大学生集成电路设计·应用创新大赛设计赛杯赛题目集创北方企业杯1.  杯赛题目：数据转换系统设计2.  设计要求：1)   系统说明                         

3、;       如上图，数据（包含有效数据和无效数据）通过数据线DIN采用串行方式不间断的输入，需要根据MODE的设定，对接收到的有效数据重新排列，分别输出到DOUT_A/DOUT_B/DOUT_C上，同时产生输出的同步时钟（CLK_OUT）和有效指示信号（VALID）。2)   信号说明         i.      RSTN系统的resetn信号，为1b0，reset操作；为1b1，正常工作 

4、;      ii.      CLK_30MHZ & DIN输入数据及对应的同步时钟，该信号采用了如下的串行规则：A、 每一组数据包含720个有效数据（8bit）和至少20个无效数据；B、 在每一组的第一个有效数据前，输出连续10个1b1，记作“特殊数据”C、 对8bit有效数据进行串行输出（MSB first，LSB last），在每一个有效数据后面附加输出1个1b0和1个1b1。D、 对无效数据，连续输出10个1b0;如下为一组数据的传输示意图：   

5、   iii.      CLK_48MHZ用该时钟根据MODE1:0产生所需要的时钟。       iv.      MODE1：0        控制输出模式，见DOUT_A、DOUT_B、DOUT_C的定义         v.    

6、;  CLK_OUT & VALID & DOUT_A & DOUT_B & DOUT_C该组信号为输出，根据MODE1：0的设置，将接收到的有效数据，重新排序后进行输出，输出延迟无要求，但要求接收有效数据的时间与输出有效数据的时间基本一致，且每一组输出的有效数据连续、不间断。VALID为1b1,表示DOUT_A & DOUT_B & DOUT_C上输出有效数据。否则，为无效数据。DOUT_A & DOUT_B & DOUT_C为接收到有效数据的串行输出（MSB first，LSB last）。当为无效数据时(VALID

7、=1b0)，DOUT输出为。MODE1：0=2b00：DOUT_A按顺序输出上一组有效数据 DATA1，DATA3， ，DATA717, DATA719;DOUT_B按顺序输出上一组有效数据 DATA2，DATA4， ，DATA718, DATA720;DOUT_C固定输出1b0.MODE1：0=2b01：DOUT_A按顺序输出上一组有效数据 DATA719，DATA717， ，DATA3，DATA1;DOUT_B按顺序输出上一组有效数据 DATA720，DATA718， ，DATA4，DATA2;DOUT_C固定输出1b0.MODE1：0=2b10：D

8、OUT_A按顺序输出上一组有效数据 DATA1，DATA4， ，DATA715, DATA718;DOUT_B按顺序输出上一组有效数据 DATA2，DATA5， ，DATA716, DATA719;DOUT_C按顺序输出上一组有效数据 DATA3，DATA6， ，DATA717, DATA720;MODE1：0=2b11：DOUT_A按顺序输出上一组有效数据 DATA718，DATA715， ，DATA4，DATA1;DOUT_B按顺序输出上一组有效数据 DATA719，DATA716， ，DATA5，DATA2;DOUT_C按顺序输出上一组有

9、效数据 DATA720，DATA717， ，DATA6，DATA3;以下为MODE1:0=2b00时的示意图：DATA1=8b1110_0001; ; DATA719 = 8b1110_0000;DATA2=8h1010_0010; ; DATA720 = 8b0000_0110;3)   设计目标：低功耗设计优先；3.  使用工艺和平台如参赛对自己有合适的设计平台和工艺可直接使用。同时组委会为本设计推荐使用FPGA平台进行设计和验证，请留意大赛通知。4.  提交内容：1)  详细的设计文档，包含但不限于

10、以下内容：A、 数据接收设计说明；B、 数据接收与数据发送的切换过程；C、 时钟关系分析及产生；D、 都采用了哪些低功耗方法；（从架构和RTL实现两方面来说明）2)   Verilog code，Synthesis & STA script & Reports；3)   包含MODE1：0=2b00, 2b01, 2b10, 2b11的仿真波形。（建议输入有效数据采用递增的方式进行验证）华大九天企业杯1.   题目：整数分频PLL2.   设计要求：请根据以下要求设计整数分频PL

11、L（可自由设计前置，反馈，后置分频器）电源电压：1.8V（±10%）参考时钟：100MHz（以Sit8103作为参考时钟源）PLL输出时钟范围：200MHz2GHz(200MHz/step)Rms phase jitter：6ps2.4GHz（integrated from 1KHz to 100MHz）15ps1GHz（integrated from 1KHz to 100MHz）Reference Spur：<-50dBc输出时钟占空比：4555% （附加功能1，如完成可增加5%评分）自动锁定检测功能：锁定时间在1000个参考时钟周期以内（附加功能2，如完成可增加

12、10%评分）面积: <0.1mm2（含自动锁定检测，占空比调节及必要的偏置电路）在满足上述条件下，尽量减小功耗（其它指标都满足条件下，功耗最低者胜）。3.  使用工艺：推荐使用华润上华0.18um工艺4.   作品提交内容：如果由于时间和工作量方面的限制不能对所有模块完整设计，可以选取关键模块（如VCO、PFD、MMD）等模块完成从电路到版图和后仿的设计。其余模块可根据自身情况，完成系统级设计（行为级仿真）或电路级设计。应注意，评分时，作品的完整度会作为评分的考量之一。撰写一份简明扼要的汇报文档，主要阐述设计作品与传统设计的差异和优点，概

13、述设计作品的功耗，面积和性能等关键指标。撰写一份详尽的设计文档，至少包括以下内容：1）电路原理分析2）具体电路架构和设计参数3）电路原理图及前仿结果，前仿环境的全部设计数据4）电路版图及后仿结果，后仿环境全部设计数据。燕东微电子企业杯1.  题目：基于环型振荡器的具有展频功能的锁相环电路设计2.  设计要求基于环型振荡器结构，采用Sigma-Delta调制方式，设计具有展频功能的锁相环电路。3.   设计指标1）  输入参考时钟频率范围： 15MHz100MHz；2）  输入参考时钟抖动(Jit

14、ter)大小的均方值（RMS）：0.005UI；3）  时钟倍频系数：40；4）  PLL输出时钟：10相；5）  PLL输出时钟抖动(Jitter)大小的均方值（RMS）：0.015UI；6）  展频调制频率：50300KHz，变化步长：50KHz；7）  展频调制深度：13%， 变化步长：0.5%8）  总电流：<20mA4.  作品提交内容如果由于时间和工作量方面的限制不能对所有模块完整设计，可以选取关键模块完成从电路到版图和后仿的设计。其余模块可根据自身情况，完成系统级设计（行为级仿真）或电路级设计。

15、应注意，评分时，作品的完整度会作为评分的考量之一。撰写一份详细的设计文档，主要阐述设计作品的设计原理、创新性和实现方案的优点，概述设计作品关键技术指标的优化思路及最终结果。撰写一份详尽的设计文档，至少包含以下内容：1）  系统设计和系统仿真结果（可为行为级仿真）；2）  电路原理分析；3）  具体电路架构及设计参数；4）  电路图、RTL代码、仿真及后仿真结果；5）  电路测试方案说明展讯通信企业杯1.  题目：高精度温度检测电路2.  设计要求：请根据以下要求设计高精度温度检测电路电源电压：3.3V温度

16、检测范围：-40度125度绝对温度精度：<1度温度分辨率：<0.1度总电流：<200uA在满足上述条件下，尽量减小面积。3.  使用工艺：推荐使用华润上华0.18um或0.35um工艺4.  作品提交内容：如果由于时间和工作量方面的限制不能对所有模块完整设计，可以选取关键模块完成从电路到版图和后仿的设计。其余模块可根据自身情况，完成系统级设计（行为级仿真）或电路级设计。应注意，评分时，作品的完整度会作为评分的考量之一。撰写一份简明扼要的汇报文档，主要阐述设计作品与传统设计的差异和优点，概述设计作品的功耗，面积和性能等关键指标。撰写一份详

17、尽的设计文档，至少包括以下内容：1）  电路原理分析2）  具体电路架构和设计参数3）  仿真及后仿结果。原理图，版图和仿真验证环境的全部设计数据。5.  说明    本次赛题是设计检测芯片温度的电路，它通常包括两部分：温敏元件（或电路）和ADC。赛题对绝对温度精度的要求是比较高的，必须考虑工艺Corner以及随机失配等的影响，因此可以考虑使用Calibration等技术。最终的检测温度通常是将AD转换的结果代入相应的公式计算而得，这一步的工作可以考虑不用电路实现，只需在报告中说明即可。IEEE工程之星杯 

18、;1.  题目：适用于5G通信的宽带低噪声放大器（LNA）设计2.  设计要求采用CMOS 65nm（或90nm）工艺节点，提供PDK（production development kit）以确定器件模型与参数，要求设计的电路图（Schematic，不是版图）经Spice仿真可达到如下指标：1）  Vdd = 1.2V ；2）  Rin = Rout = 503）  3dB带宽BW：0.5GHz6GHz；4）  输入匹配S11：在33dB带宽内SS11 < 10dB。注：可利用输入bonding线电感辅助输入

19、匹配；5）  噪声系数NF：在3dB带宽内，最小值<2.5dB;6）  非线性度IIP3：在5GHz处，IIP3>-10dBm;7）  电压增益：在3dB带宽内，最大值>22dB;8）  在满足指标要求基础上，功耗尽可能低；3.  使用工艺和工具：使用65nm的工艺库，PDK请关注大赛通知，参赛题目确定后。设计工具可使用Synopsys或Cadence Spice或Spectre。如果不具备工具，请与大赛组委会联系解决。4.  相关资料请结合所给的赛题资料pdf了解赛题更多信息；5.  

20、 作品提交内容撰写一份详细的汇报文档，主要阐述设计作品的设计原理、创新性和实现方案的优点，概述设计作品关键技术指标的优化思路及最终结果。撰写一份详尽的技术文档，至少包含以下内容：1)         电路原理分析；2)         具体电路架构及设计参数；3)         电路图、仿真结果及分析；设计赛创新杯1、 设计要求请根据某

21、一具体的应用场景，设计整个系统或者系统中的关键模块。要求设计围绕着集成电路方向，可为模拟，数字，数模混合以及FPGA设计。须完成设计指标确认，原理图仿真直到最后版图设计和后仿真结果。2、 设计指标    设计指标不限，请根据应用场景自行确定。但要在设计报告中给出指标确定的依据和推算过程。3.   中期作品提交内容：1)   应用场景描述，作品应用领域，技术先进性或市场需求与前景2)   方案设计与论证4.   最终作品提交内容提供项目设计报告，至

22、少包含以下内容：1)         应用场景描述，系统描述和设计指标确认过程2)         电路原理分析3)         具体电路架构和设计参数4)         仿真及后仿结果。原理图，版图和仿真验证环境的全部设计数据。&#

23、160;第七届（2017年）大学生集成电路设计·应用创新大赛应用赛杯赛题目希格玛企业杯1.  题目：磁共振式无线充电解决方案2.  设计要求：本设计要求设计一款中等功率的无线充电产品，发射装置由220V市电供电，接收装置接收到能量给其连接的电池充电，需要接收装置配有锂电池充电管理功能，并完成必要的指示功能。为提高其效率和发射距离要求采用磁共振方式。本设计为板级设计，对方案中使用的芯片没有任何限制。重点是使用磁共振原理设计，并兼顾系统效率和可靠性。3.  设计指标：发射端电源电压：220V市电发射和接收线圈：外径小于10cm线

24、圈间距：不小于1cm接收器功率：36w，可给18V的电池2A充电，符合电池充电规范。效率要求：70%电池充满电压：4.2V状态指示功能：（指示功能用LED闪烁或显示不同颜色皆可）1)         异物检测：发射线圈上放置异物时，发射装置不会发送能量，并做相应指示。2)         充满提示：电池充满后发射装置给出相应指示。3)        

25、0;正在充指示：充电时，发射端实时指示被充电池的电量4.  最终作品提交内容：阐明设计思路及控制原理，概述设计作品的设计指标，撰写一份详尽的设计文档，至少包含以下内容：1）  电路原理图2）  电路具体功能及工作原理介绍3）  完整的PCB设计资料：PCB设计层数原则上为2层，如需更多层请向组委会申请4）  完整的测试报告5.  制板验证a)         优胜作品将完整设计文档提交后安排统一制板；b)  

26、0;      实际测试后需要归还PCB电路板并提交测试报告；时代民芯企业杯1.  题目：北斗卫星导航接收机算法的开发2.  设计要求：随着我国北斗卫星导航系统的建设，北斗应用进入了高速发展时期，北斗卫星导航成为了很多电子设备的标配。为帮助相关专业的在校学生或从业人员进行卫星导航相关知识的学习、研究和实践，大赛提供了一段在特定路段采集的卫星接收机原始观测量和卫星电文，参赛选手需利用所提供的原始观测量和卫星电文，进行定位算法的实现。（具体文档稍后给出，请注意大赛通知）设计实现使用的编程语言不限。3.

27、0; 设计指标：水平定位精度优于5米；适应城市峡谷环境；具备RAIM算法；具备定位滤波算法。4.  作品提交内容：开发一个软件接收机定位算法，输出定位结果；撰写一份简明扼要的汇报文档，主要阐述作品的设计原理、设计方法。撰写一份详尽的设计文档，至少包含以下内容：1)  原理分析；2)  具体方法；3)  测试结果紫光同创企业杯题目1：基于FPGA的vSLAM系统设计1、 设计要求基于视觉信息的同步地图创建与定位(vSLAM)问题是自主导航技术的关键，在一个未知的环境中，从一个位置出发，经过一系列的位置并且在每一个位置利用视觉传

28、感器获得周围的环境信息，用于创建环境地图，并根据环境地图确定自身位置。请基于紫光同创Titan系列FPGA设计一款vSLAM系统，实现基于视觉信息的自动导航及定位。2.  设计指标1）  摄像头种类不限2）  支持自身定位3）  支持路径规划4）  支持障碍检测3.  作品提交内容提供项目设计报告，至少包含以下内容：1）  实现原理描述2）  电路原理图以及PCB源文件3）  达到的关键技术指标4）  RTL代码、Testbench5）  演示作品4. &

29、#160;使用工艺和工具：Titan相关资料请在下面网站自行下载：题目2：基于FPGA的人工智能图像识别系统设计1、 设计要求目前图像识别技术方兴未艾，在ADAS、安防、银行等领域展现出了巨大的潜力。目前的图像识别无论在基础算法，还是实现平台上都有着多种形式以及各自的理解和特点。图像识别的应用需求，包括人脸识别、车辆识别等，在视频采集中加入图像识别功能，以满足实时的人员身份认证、车辆信息抓取、人车跟踪等终端应用需求。请以紫光同创Titan系列FPGA为核心元器件，采用深度学习技术来实现图像识别系统。2、 设计指标1)     

30、;    图像识别采用 FPGA实现深度学习算法；2)         识别对象可包含但不限于人脸、车辆；3)         人脸检测应用包含：Ø  基于可见光环境下的实时人脸检测，如正确检测人脸，并标记眼、鼻、口等特征信息；Ø  具有人脸姿态矫正功能；4)      

31、;   车辆识别应用包含：Ø  轮廓不完整车辆检测识别，可识别部分被遮挡或位于画面边缘的车辆，不依赖车牌信息；Ø  对光线变化有良好的适应性；3、 作品提交内容提供项目设计报告，至少包含以下内容：1)         实现原理描述2)         电路原理图以及PCB源文件3)     

32、;    达到的关键技术指标4)         RTL代码、Testbench5)         演示作品4、 使用工艺和工具：Titan相关资料请在下面网站自行下载：题目3：基于FPGA的全景影像系统设计1、 设计要求随着图像和计算机视觉技术的快速发展，越来越多的技术被应用到图像视频领域。在某些应用场景中，人们不再满足单一的视角观察，为扩大视野，就必须

33、能感知360°全方位的环境，这就需要多个视觉传感器的相互协同配合作用然后通过视频合成处理，形成周围的一整套的视频图像。全景影像系统通常由前后左右的4个超广角鱼眼摄像头和一个主机组成，同时采集四周的影像，经过图像处理单元矫正和拼接后，形成一幅四周的全景图像，实时传送到显示设备上。请基于TITAN系列FPGA设计一款全景影像系统，实现无缝的、360度环视的影像采集、显示。2、 设计指标1)         采用广角摄像头2)     

34、60;   分辨率：标清及以上3)         支持图像实时无缝拼接4)         支持鱼眼矫正5)         标定简单快捷3、 作品提交内容提供项目设计报告，至少包含以下内容：1)       

35、0; 实现原理描述2)         电路原理图以及PCB源文件3)         达到的关键技术指标4)         RTL代码、Testbench5)        演示作品4、 使用工艺和工具：Titan相关资料请在下面网站自

36、行下载：题目4：基于FPGA的无线图传系统设计1、 设计要求无线图传系统由发射单元和接收单元两部分组成。发射单元包高清摄像头、视频压缩、COFDM无线调制及功率放大器。接收单元包含图像显示、视频解压缩、COFDM无线解调及功率放大器。请基于TITAN系列FPGA设计一款无线图传系统。2、 设计指标1)         通视条件下5 km传输距离2)         视频延时不高于300ms3)         支持2.4G或5.8G频段4)         支持H.264视频压缩5)