微机原理课程设计用8088构成最小系统

1、微机原理课程设计学号： 04113024班级： 041131姓名：何怡目录概述一.8088CPU具引线功能二.8088CPU内部结构三.芯片介绍1 地址锁存器8282 (74LS3732 数据双向收发器8286 (74LS2453 - 6264(SRAM的弓I脚4 - 2764(EPR。M勺弓I线、功能5 -中断控制器8259A6 并行接口芯片8255A7 数模变换器0832四.电路介绍1 808酿小系统地址总线、数据总线、控制总线的形成2存储器电路及译码电路设计3 8位A/D变换接口电路4 8位D/A变换接口驱动直流电机5 步进电机控制电路186 - 8259中断实验19五.设计心得20概述

2、一、课程设计的要求(1)用808幽成最小系统，完成数据总线，地址总线，控制总线的电路设计(2)用0809&成8位温度A/D变换接口电路(3)用0832&成8位D/A变换接口电路驱动直流电机(4)用825脚825到成步进电机控制电路(5)用两片276优成ROM：扩展，设计地址分配译码电路，地址为 FFFF0H-FFFFFH(6)用两片626杭成RAM：扩展，设计地址分配译码电路，地址为0000H3FFFH系统的总体组成g 5 57 5 52 l- fr-rt- 2 B回CP回P初晓最小系轿电路定时才数 8253山南附功率或劭0032直流电粗控制系统的组戌框1处理器芯片选用8088当8088的MN

3、/MX脚接+5V电压时，8088工作在最小方式下时钟发生器采用8284A5片主微处理器CPLU4用8088芯片总线锁存器采用74LS373,用ALE的下降沿锁存。由于8088中地址线有20 条，所以地址锁存要三个8282。数据收发器用来对数据进行缓冲和驱动，并控制数据发送和接收方向，向CPU专送IO的数据或向IO传送CPI供的数据。同样由于8088中 数据线只有8条，所以数据收发器只要一个8286就可以了。 地址译码器采用74LS138,用地址线的高三位（即 A19 A1& A17三 位）。译码输出Y0-Y7,共可以控制8个I/O芯片在最小方式下，8088CPL会直接产生全部总线控制信号。2）

4、只读存储器采用ROM 芯片 2764（或 27128），随机存储器6264（或62128）3） A/D 转换采用0809 芯片4）用0832 D/A 转换芯片的模拟信号去驱动直流电机5） 8253+8255 去控制步进电机6）显示器控制电路7）键盘控电路8）时钟电路、加电复位和复位电路。9）地址分配ROM 1： 0000H1FFFHROM2:2000H3FFFH8254:4000H计数器 4010H +00H 计数器 1: 4010H +01H 计数器 2: 4010H +02H控制寄存器：4010H +03H8255: 4010HA口： 4020H+00H B 口： 4020H+01H CH

5、: 4020H+02H 控制寄存器：4020H+03H0809:4020H0832： 4030HRAM1:8000H9FFFHRAM2:A000HBFFFHROM: 0000H 3FFFHRAM: 8000H-BFFFHAD: 00H 07HDA: 40H 41H键盘相关：100H 103H显示相关：140H 141H步进电机相关：200H 207H功能描述：在最小方式下，8088CPU生全部总线才5制信号，由 2764和6264构成了 16KB的RO丽16KB的RAM在此基础上，分别实现接口逻辑一 8088CPIM具引线功能8088CPU 是一块具有40 条引出线的集成电路芯片，其个引出线的

6、定义如图1, ，所示。为了减少芯片的引线，有许多引线具有双重功能，采用分时复用的工作方式，及在不同的时刻，这些引线上的信号是不同的。同时，8088CPUE有MN/MX俞入引线，用以决定8088CPUT作在哪种本K式下，当 MN/MX=1寸， 8088CPUT作在最小模式下。此时，才成的微型机中包括一个8088CPU且系统总线由CPU勺引线形成，微型机所用的芯片最少。当 MN/MX=, 8088CPU： 作在最大模式下。在此模式下，构成的微型计算机中除了有8088CPUL外，还可以接另外的CPU（如8087）,构成多微处理器系统。同时，这时的系统总线要 由8088的CPU勺引线和总线控制器（82

7、88）共同形成，可以构成更大规模的系 统。GN 口A14A13A12AllA10A9A8AD7AD6 AD5AD4AD3 .AD2 .AD1ADO .NM1JINTRjCLK产GND J10LI121314151617Iti1920CPU dl30292827262524232221Vcc , A15 JA16/S3j- A17/S41.A18/S5匕 A13/S63 SSO/ MN/而3 KDJ HOLD jHLDAfwjM /To3m/rj廊jALEnri .)TESTU READY3 RESET最大方式(WGT0J (RQ/Gli).lock).(S2).(S? (SO) (QSO) (

8、QS1) 8088引脚说明最小方式图1 8088微处理器引线图8088最小模式下的引线在最小模式下，8088c P U的引线如图1所示，（不包括括号内的信号）， 它们是：A6A9/S3S:这是4条时间复用，三态输出的引线，在8088CPIB行指 令的过程中。某一时刻从这4条线上送出地址的最高4位一Ai6A9,而在另外的 时刻，这四条线送出状态 4S。这些状态信息里，&始终为低，&指出状态寄存器中的中断允许标志的状态，它在每个时钟周期开始时被更新，S4和&用来指示CPU在使用的段寄存器。在CPU!行输入输出操作时，不使用这四位地址，故在送出地址的时间里，这4 条线输出低电平。在一些特殊的情况下（

9、如复位或 DMAS作时），这4条线还可以处于高阻（或 浮空或三态）状态。aA5：它们是三态输出引线，在 CPIM址内存或接口时，由这些引线送出 地址A8Al5,在某种特殊情况下，这些引线也可以处于高阻状态。ADAD:它们是地址数据分时复用的输入输出信号线，具信号是经三态门输出地，由于8088 微处理器只有40 条引脚，而它的数据线为8 位，地址线为20位，因此引线数不能满足输入输出的要求。于是在CPlft部就采用时分多路开关，将低八位地址信号和8 位数据信号综合后。通过8 条引脚输入输出，利用定时信号区分是是数据信号还是地址信号。通常CPUS读写存储器和外设时，总是要先给出存储单元的地址或外设

10、单元的地址，然后才读写数据，因此地址数据在时序上是有先后的 .IO/M:它是CPU勺三态输出控制信号，用于区分当前操作是访问存储器还是访问 IO 端口，若引脚输出低电平，则访问存储器，若引脚输出高电平，则访问 IO 端口。WR它是CPU勺三态输出控制信号，该引脚输出低电平时，表示CPU正处于写存储器或写IO 端口的状态。DT/R:它是CPU勺三态输出控制信号，用于确定数据传送的方向。高电平为发送方向，低电平为接收方向。DEN这是CP3三态门输出的控制信号，该引脚为低电平时，表示数据总线上有有效的数据。它在每次访问内存或接口以及在中断响应期间有效。它常用作数据总线驱动器的片选信号。ALE三态输出

11、控制信号，高电平有效，当它有效时，表明 CPUS其引线 送出有效的地址信号，因此，它常作为锁存控制信号讲 AA9锁存于地址锁存 器的的输出端。RD它是读选通三态输出信号，低电平有效，当其有效时表示CPUE进行存储器的读或IO 口的读操作。READY它是准备就绪输入信号，高电平有效，当 CPU寸存储器和IO 口进 行操作时，在T3周期开始采样READY1号，若其为底，表明被访问存储器或IO 口还未准备好数据，则应在 T3周期以后插入TwAIT （等待周期），然后在TWAIT周 期中采样READY&号，直到READY&号有效，Twait信号才可以结束，进入丁4周 期，完成数据传送。INTR:它是可

12、屏蔽中断请求输入信号，高电平有效，CPUE每条指令执行的最后一个T 状态采样该信号以决定是否进入中断响应周期。TEST它是可用WAIT指令对该引脚尽心测试的输入信号，低电平有效， 当该信号有效时，CP邸续执行程序，否则CPU!入等待状态，这个信号在每 个时钟周期的上升沿由内部电路进行同步。NIM:它是非屏蔽输入中断信号，边沿触发，上升沿有效，这条引脚上的 信号不能用软件进行屏蔽，所以由高到低的变化将使CPUS执行指令结束后就引起中断。RESET它是CPU勺复位输入信号，高电平有效，为使 CPUS成内部复位 过程，该信号至少在4 个时钟周期内保持有效。INTA:它是CPU俞出地中断响应信号，是

13、CPU寸外部卒&入的INTR中断请求 信号的响应，在响应中断的过程中，由INTR引出端送出两个负脉冲，可用做外 部中断源的中断向量码的读选通信号。HOLD它是高电平有效的卒&入信号，用于向 CPU!出保持请求，HLDA这是CPU寸HOLD青求的响应信号，是高电平有效的输出信号。当 CPU攵到有效的HOLDI号后，就会对做出响应：一方面使 CPU勺所有三态输出地地址信号数据信号和相应的控制信号变为高阻状态；同时还输出一个有效的HLDA表示处理器已放弃对总线的控制。当CPU佥测到HOLDB号为底时，就立即使HALDJ号变低，同时恢复对总线的控制。SSO该信号对8088的34脚，是一条状态输出线，低

14、电平有效。它与IO/M和DT/R 一起决定最小模式下现行总线周期的状态。SSO与IO/M、DT/R的组合及对应的操作见下表。M/IO DT/R SSO 操作1 00中断响应2 01读I/O端口3 10写I/O端口1 11暂停（Halt）000取指令操作码001读存储器010写存储器011无源CLK这个是时钟信号输入端，由它提供 CPUffi总线控制器的定时信号， 8088的标准时钟频率为5MHz。Vcc：它是5V的电源输入引脚GND它是接地端。二 8088CPU 的内部结构8088微处理器的内部结构分为两部分：执行单元（EU和总线接口单元 （BIU）。（如图2所示）EU单元负责指令的执行，它包

15、括运算器（ALU ,通 用寄存器和状态寄存器等，主要进行16 位的各种运算及有效地址的运算。BIU单元主要负责与存储器IO 口设备的接口。它由段寄存器指令指针地址加法器和指令队列缓冲器组成。地址加法器将段和偏移地址相加，生成20位的物理地ALU数据总线 （16 位）控制器标志寄存qFR哲存寄存器EU口网16位）1P队列总线 指令队列缓冲器位）品3线制辑 总控退执行部件（EID总线接口部件（BU）图2 8088微处理器内部结构8088内部寄存器数据寄存器8088有4个16位的数据寄存器，可以存放16位的操作数，它们在需要的时 候，可分为8个8位寄存器来用，这样就大大增加了使用的灵活性 指针寄存器

16、8088的指针寄存器有两个：SP和BP, SP是堆栈指针寄存器，由它和堆栈寄 存器一起来确定堆栈在内存中的位置， BP是基数指针寄存器。通常用于存放基 地址。以使8088 的寻址更加灵活变址寄存器SI 是源变址寄存器，DI 是目的变址寄存器，都用于指令的变址寻址。SI 指向源操作数，DI 指向目的操作数控制将寄存器8088 的控制寄存器有两个：IP ， PSW。 IP 是指令指针寄存器，用来控制CPU的指令执行顺序，它和代码段寄存器 CS一起可以确定当前所取的指令的内存地 址。顺序执行程序时，CPUS取一条指令字节，IP自动加1,指向下一个要读 取的字节，当IP单独改变时，会发生段内转移。当

17、CS和IP同时改变时，会产 生段间的程序转移。PSM处理机状态字，或状态寄存器 标志寄存器，用于存 放8088CPUS工作过程中的状态，该寄存器是一个 16位的寄存器。8088使用 了其中的9位。C （进位标志）有进位或借位时为1,否则为0; P （奇偶标志位） 当结果中低8位中1的个数为偶数时为1,否则为0; A （半加标志位）在加法 时当位3需向位4进位或借位时为1,否则为0; Z （零标志位）运算结果为0 时，该位为1 ,否则为0; S （符号标志位）运算结果的最高位为 1,则为1, 否则为0; T （陷进标志位）；I （中断允许标志位）该位为1,处理器响应可屏 蔽中断，否则不能响应；D

18、 （方向标志位）当该位为1时，用操作指令为自动减 量指令，及从高地址到底地址处理字符串，否则串操作指令为自动增量指令；O（溢出标志位）。段寄存器8088有4个段寄存器：代码段寄存器CS数据段寄存器DS,堆栈段寄存器SS 和附加段寄存器ES三常用芯片介绍：1 地址锁存器8282 （74LS373）%（ + 5V）f【X* DO】1234517* DC%8282 】6- DO3TTTTT 二一二 fl 1 5 1 4 5 A ,r - 3d1didididididq(ntG有8个数据输入端和8个数据输出端两个控制引脚：选通信号STB和输出允许信号OE2 数据双向收发器8286 (74LS245)双

19、向缓裾S286三三三一段玲lv%BflKKBTOFT方向OOB 到 A01A 到 B有8路双向缓冲电路 两个控制引脚：方向控制T和输出允许信号OE3 - 6264 （SRAM 的弓I脚6264 是 8K X 8 SRAMA0A12:为13根地址线D0D7为8位数据线。CS1和CS2:为片选信号，CS1=0, CS2=1时，才能选中芯片。OE:为输出允许信号，只有在/OE=0时，即其有效时，才允许该芯片将某单元的数据送到芯片外部的D0D7上。W助写信号，当 WE=0寸，允许将数据写入芯片,当 WE=1时，允许芯片的数据读出。4 - 2764 (EPROM的引线、功能AC Al A3 AJ A4A

20、rf A7 AS A9 AtOAtl A122764EPRO怵储器容量为64K,结才勾为8K*8A0A12 :13条地址线,D0D7 :8条数据线。CE和OE:为控制信号有片选引脚，低电平有效时，分别选中芯片和允许芯片输出数据。2764的编程由编程控制引脚/PGM和编程电源Vpp控制，在编程时，对引脚加较宽的负脉冲；在正常读出时，该引脚应该无效。在正常工作时，要求Vpp接+5V;在编程状态时，要求Vpp接+25V作为编程电压5 中断控制器8259Ac c-c c c G c c cnc c c c Ck, 7 fi 5 4 3 7 1 o OCS砥InDDDD,DDDDASASNr 中C?CG

21、a92010191118121713161415:33IR? SIRSIRS 3IR IRa IRa IR)3 Ra HINT SF/EM 3 CAS 2DlPWd AoINTA_ 5F/FKa JRQ0INTCASo CAS CAS zIRQ 7第59A引脚及功能结构示意图6 并行接口芯片8255ARESET复位输入线CS:芯片选择信号线 CS=0时，表示芯片CS=1时,8255无法与CPU做数据传输RD:读信号线，RD=0且CS=0时,CPU从8255读取信息或数据。WR: WR=Cfi CS=0时，允许CPU将数据或控制字写入 8255。D0D7:三态双向数据总线，8255与CPUR据传

22、送的通道PACH PA7:端口 A输入输出线，一个 8位的数据输出锁存器/缓冲器， 一个8 位的数据输入锁存器。工作于三种方式中的任何一种；PBCH PB7:端口 B输入输出线，一个 8位的I/O锁存器， 一个8位的输入输 出缓冲器。不能工作于方式二；PCCH PC7:端口 C输入输出线，一个 8位的数据输出锁存器/缓冲器， 一个8 位的数据输入缓冲器。端口 C可以通过工作方式设定而分成 2个4位的端 口，每个4位的端口包含一个4位的锁存器，分别与端口 A和端口 B配 合使用，可作为控制信号输出或状态信号输入端口。不能工作于方式一或二。8255具有3个相互独立的输入/输出通道端口A1A000A

23、端口01B端口10C端口11控制寄器7 数模变换器0832DAC083/8位D/A转换器，它采用CMOS：艺制作，具有双缓冲器输入结构, 其引脚排列如图所示，DAC083/弓I脚功能说明：DI0DI7:转换数据输入端。、CS片选信号输入端，低电平有效。ILE :数据锁存允许信号输入端，高电平有效。WR1:第一写信号输入端，低电平有效,Xfer ：数据传送控制信号输入端，低电平有效。WR2:第二写存号输入端，低电平有效。3loutl :电流输出1端，当数据全为1时，输出电流最大；当数据全为 0时, 输出电流最小。Iout2 :电流输出2端。DAC0832ft有：Iout1+Iout2= 常数的特

24、性。Rfb:反馈电阻端。Vref:基准电压端，是外加的高精度电压源，它与芯片内的电阻网络相连接，该电压范围为：-10V+10V。VCC和GND芯片的电源端和地端。11Iout1Vlsb DI0,Iout2DI1DI2,RfbDI3DI4VrefDI5DI6 msbDI7 , ILEWR2CSWR1Xfer129819U?DAC08 3265416151413自7四.电路介绍1 8088最小系统地址总线、数据总线、控制总线的形成8088的MN/MX信号线接至+ 5V时，系统就处于最小工作模式，即单处理器系统方式，它适合与较小规模的应用8088最小模式典型的系统主要由8088CPU寸钟发生器828

25、4、地址锁存器8282及数据总线收发器8286组成。由于地址与数据、状态线分时复用，系统中需要地址锁存器。地址锁存信号ALE控制8282的STB用8282锁存器产生地址总线；用8286收发器产生缓冲的数 据总线。8088的DEN信号作为8286的输出允许信号面，仅当 DEN为低电平时, 允许数据经8286进行传送；8088的DT/R信号用来控制数据传送的方向，接至 8286的引脚To当DT/R= 1时，CPU&J数据总线发送数据，当 DT/R= 0时，则 CPU收来自系统总线上的数据。数据线连至内存及I/O接口，需用数据总线收发器作驱动。在控制总线一般负载较轻，不需要驱动，故直接从8088引出

26、。8088工作与最小模式，此时8088CPUS供所有的总线控制信号，以实现与 存 储器、I/O接口的选择。在最小组态时，系统总线可分为几个基本部分：地址 总线、数据总线、控制与状态信号、中断与 DMA1号。2 存储器电路及译码电路设计8088最小系统中，地址总线为 A0A19数据总线D0D7对SRAM勺控制信 号有/WR,/RD,IO/M。当IO/M为低电平时，表示cpu对存储器传送数据。/RD为 读信号，低电平有效，/RD有效时表明cpu正在执行从存储器或IO 口的输入操作数据。/WR为写读信号，低电平有效，/WR有效时表明cpu正在执行从存储器 或IO 口的输出操作数据。在该设计中选用的

27、ROM莫块芯片为EPROM2764容量为8K*8。RAM模块芯片为 SRAM6264容量为8K*8。系统要求由16KB的RO防口 16K的RAMfi成。16KB的 ROM!要两片2764芯片，16K的RAMB要两片6264芯片。下图给出了 8088最 小系统组成的16K的ROMF口 16K的RAMff储器逻辑图。图中U1和U2两片2764 构成16K的ROM真块；U3和U4两片6264组成16K的RAM奠块。地址总线 A0A12作为片内地址分别连接到 U1, U2, U3和U4的相应地址线引脚上。数据 线D0D7作为分别连接到U1, U2, U3和U4的相应数据线引脚上。读信号/RD 连接到U

28、1, U2, U3和U4的/OE弓I脚上，写信号/WR连接到两片6264芯片的/WE 引脚上。6264选引脚CS2接+5V。4个芯片的片选信号由74LS138译码器产生。丁不;1曹二3 8位A/D变换接口电路在进行A/D变换时，路地址应先送到ADDAADDC入端。然后在ALE上输入端加一个正跳变脉冲，将路地址锁存到 ADC080的部的路 地址寄存器中。这样，对应路的模拟电压输入就和内部变换电路接通。为了启动变换工作序列，必须在STAR同加一个负跳变信号。此后变换工作就开始进 行，标志ADC0809E在工作的状态信号EOC?高电平（闲状态）变成为低电平（工 作状态）。一旦变换结束，EOCB号就又

29、由低电平变成高电平。此时只要在 OE 端加一个高电平，即可打开数据线的三态缓冲器，从D0D础数据线读得一次变换后的数据。48位口快变换接口 DAC083双部有两个寄存器，而这两个寄存器的控制信号 有五个，输入寄存器由ILE、CS WR1 空制，DACJ存器由 WR2Xref控制，用 软件指令控制这五个控制端可实现三种工作方式：直通方式、单缓冲方式、双 缓冲方式。D/A转换；单缓冲方式一次三种工作方式区别是：直通方式不需要选通，直接 选通；双缓冲方式二次选通。5.步进电机控制电路使用芯片8255 8259控制6. 8259中断实验电路一个外部中断请求信号通过中断请求线IRQ,传输到IMR （中断屏蔽寄存器），IMR根据所设定的中断屏蔽字（OCW ,决定是将其丢弃还是接受。如果可以接受，则8259A将IRR （中断请求暂存寄存器）中代表此IRQ的位置位，以表示此