通信原理gmsk实验报告

1、北#&隧大e通信原理实验报告实验题目：GMSK调制器指导老师：韩玉芬学院：信息与通信工程 班级：2009211123 班内序号：18 姓名：曹流 学号：09212285日期：2012-5-17“GMSK调制器”系统实验一、实验内容算出Gauss滤波器矩形脉冲相应g(t)；利用对g(t)的积分、求和函数算出相位。(t)；设计出f(t)的余弦和正弦表，固化在ROM中；对ROM表中的每一个样值进行lObit量化，按照地址逻辑存放数据文件; 由bn取出sin和cos的离散值,利用计算机绘图程序得到基带波形输出; 对EPROM进行编程下载，在示波器上观察眼图。二、实验原理2.1 GMSK调制器工

2、作原理及相位路径的计算调制前高斯滤波的最小频移键控简称GMSK,基本的工作原理是将基带信号先经过高斯滤波器成形，再进行最小频移键控(MSK)调制(图1)。由于成形后的 高斯脉冲包络无陡峭边沿，亦无拐点，因此频谱特性优于MSK信号的频谱特性。 GMSK调制原理方框图如图所示。9GMSK调制原理方框图高斯低通滤波器的传输函数为H(/) = exp(-«72)式中，”是与高斯滤波器的3dB带宽纥有关的一个常数。由3dB带宽定义有即所以，(练)=；e不(一2/氏)=2-1aBh = i|ln2 «0,5887由此可见，改变练将随之改变。滤波器的冲激响应为exp a由式看出，力不是时

3、限的，但它随按指数规律迅速下降，所以可近似认 为它的宽度是有限的。由于它的非时限性，相邻脉冲会产生重叠。如果输入为双极性不归零矩形脉冲序列5(r)：=±1/I,0<|r|<式中，b(t) = Th11 20,其他其中，7；为码元间隔。高斯预调制滤波器的输出为) = s(t) * h(t) = Z alg(t-nTh)n式中，g。)为高斯预调制滤波器的脉冲响应：1 rTi+71,/21 fT/Tb32ym (7TC X(r) = /?(/)*/(7) = I h(t)dT = exp - dr T*”Tbaa )当取不同值时，高斯滤波器的矩形脉冲响应g(t)如下图所示。GM

4、SK是角度调制信号，已调信号写作:5（/）=月cos（2沈-W。）奴')=L 2>花卜一叫，一日卜7在具体计算。(t)时，取g(t)的截断长度为5T,就可以达到足够精度。 用对g(t)的积分和求和函数实现，具体计算如下：。二 0(kT)+ 。2 仃0(kT)=pi* Z加。"-"-r/2"+L*pi/2n人-2 <n-2)7 0 (t)= pi* £加z-2 ir为便于用MATLAB实现，可改变积分限。2.2数字信号处理方法实现GMSK调制器本实验电路原理图如下所示。GM S KD ACL p FRo M余弦表在上图中，虚框内表示地址

5、逻辑，功能是取出所需要的采样量化点。ROM表 中存放的是1024个点的余弦值和正弦值。DAC是模数转换，即将1024个数据进 行量化，乂计算机绘图程序实现。LPF是低通滤波器，可抑制高频分量，减少副 主瓣对功率谱的影响。三、系统设计此次实验思路清晰，即是算出相位0 (t)后，将cos*)和sin")离散化， 制成表并固化在ROM中。由随机数据bn形成ROM表的地址，根据地址取出ROM 中相应的基带信号离散值，再利用MATLAB编程得到基带波形的输出，即可观察 到仿真眼图。将高低位编程分别下载到EPROM上，可在示波器上观察到相同眼图。3.1总体设计1 .原理模块框图模块工作原理说明：

6、虚框内表示地址逻辑，功能是取出所需要的采样量化点。ROM表中存放的是 1024个点的余弦值和正弦值。DAC是模数转换，即将1024个数据进行量化，乂 计算机绘图程序实现。LPF是低通滤波器，可抑制高频分量，减少副主瓣对功率 谱的影响。2 .地址逻辑模块地址逻辑模块实现如下：上面箭头表示时钟输入，下面箭头表示随机序列an经预编码后形成的 bn),对它进行五位移存，通过L 一个四象限计数器，再经一个模为8的计数器。 故一共抽出2的10次方即1024个点。在Mat lab中用三个嵌套的for循环实现。正、余弦表表示将1024个点取cos和sin值，写入该表。可建立一个1*1024 的矩阵来显示。仿真

7、时，只需取出1024个点的正、余弦值量化后，写入正、余 弦表。在下载前，还需要根据芯片容量对其进行扩容，分为高低位，扩展后分别是 1*8192的矩阵。3-1.软件部分系统软件流程图如下所示。具体编程时，我分了三个模块：g(t), F(t)和抽样量化。程序更加简洁，修 改比较方便。每一模块几乎独立完成自己的功能，从数据结构的观点看，程序有 很好的封装性。3.1.1 g(t)函数的产生：Mat lab源代码如下：T = 1/270833;t=-2.5*T:0.01*T:2.5*T;gfun=inline('(erfc(sqrt(2/log(2)*pi*0.3/(l/270833)*(t-(

8、l/270833)/2)-erfc (sqrt(2/log(2)*pi*0.3/(l/270833)*(t+(l/270833)/2)/(4*(l/270833),；t,)； gt 二 gfun(t);plot(t,gt);title('BT=0.3 截短长度为 5T 的 g(t)1)；xlabel时间t/s ' ) , ylabel ('矩形脉冲响应g (t),)figure;m=quad(gfun,-2.5*T,2.5*T);图形如下BTR.3的截短长度为5T的g(t)-1-0.500.511.52时间t/s耐52 0 8 6 4 di 431.2 GMSK信号相位

9、路径的计算:Mat lab源代码如下：phas=zeros(1, 1024);bn=-l -1 -1 -1 -1;- 1 -1 -1 -1 1;- 1 -1 -1 1 -1;- 1 -1 -1 1 1;- 1 -1 1 -1 T;- 1 -1 1 -1 1;- 1-111 -1;- 1-111 1;- 1 1 -1 -1 -1;- 1 1 -1 -1 1;- 11-11 -1;- 11-11 1;- 111-1 -1;- 111-1 1;- 1111 -1;1 T -1 -1 T;1 -1 -1 -1 1;1-1-11 -1;1-1-11 1;1-11-1 -1;1-11-1 1;1-111

10、-1;1-1111;11-1-1 -1;11-1-1 1;11-11 -1;11-111;111-1 -1;111-11;1111-1;1 1 1 1 11;gfuncl=inline(, (erfc(sqrt (2/log(2)*pi*0. 3/(1/270833)*(t*(-2)*1/2 70833-1/270833)-erfc(sqrt(2/log(2)*pi*0. 3/(1/270833)*(t- (-2)*1/2708 33)/(4*1/270833)gfunc2=inline(erfc(sqrt(2/log(2)*pi*0. 3/(1/270833)*(t-(-1)*1/2 708

11、33-1/270833)-erfc(sqrt(2/log(2)*pi*0. 3/(1/270833)*(t-(-1)*1/2708 33) )/(4*1/270833)gfunc3=inline(, (erfc(sqrt(2/log(2)*pi*0. 3/(1/270833)*(t-0*l/2708 33-1/270833) )-erfc (sqrt (2/log(2)*pi*0. 3/(1/270833)*(50*1/270833)/ (4*1/270833)gfunc4=inline(J (erfc(sqrt(2/log(2)*pi*0. 3/(1/270833)*(t-l*l/2708

12、33-1/270833)-erfc(sqrt (2/log(2)*pi*0. 3/(1/270833)*(51*1/270833)/ (4*1/270833)','/);gfunc5=inline C (erfc(sqrt(2/log(2)*pi*0. 3/(1/270833)*(t-2*l/2708 33-1/270833)-erfc(sqrt (2/log(2)*pi*0. 3/(1/270833)*(52*1/270833)/ (4*1/270833)取bn=1 1 -1 -1 1, L=0,绘出° (t)图像如下Figure 1每十个点画一条相位路径，在外层加

13、h （h为一个较大的数即可）次的for 循环，用hold on使之重迭画图，可以得到如下所示的相位路径。ye*、，弓® B 2 E 回31. 3眼图的仿真：眼图设计流程设置取样点数（每比特8个抽样点），每样值量化电平数Q=10程序说明：1）开辟空间存入ROM表及伪随机序列；2）根据所用的ROM表确定抽样频率fs=8fb（fb=27O.833KHz）,即一个码元时间内 有8个抽样值，每样值的量化电平是10,并设初始相位是0,即起始地址是0000000000：3)确定读取信号的数目为10*times；4) III bk2bk】bk.bk+Lbk+25个码元及象限L形成地址逻辑获得ROM表

14、中的7位地 址；5)再取三位地址码，顺序取出i=0,123,4,5,6,7个抽样量化值，由10位地址逻 辑找到ROM中基带波形的位置，将其转换成实际值，存入一个数据文件用 于功率谱仿真,共有l*times*n个值(n=8)；6)根据产生眼图的原理，将每次扫描结果叠加而成，删除程序中清屏幕命令， 即可看到眼图；7)改变ROM表，相应改变每比特抽样个数n及量化电平。1、量化前画眼图intgl=zeros(1, 5);intgl (D=quadCgfuncl, (1-5)*T, 0);intgl (2)=quad(gfunc2, (2-5)*T, 0);intgl (3)=Quad(gfunc3,

15、(3-5) *T, 0);intgl (4)=quad(gfunc4, (4-5)*T,0);intgl (5)=Quad(gfunc5, (5-5) *T, 0);intg2=zeros(5, 8);眼图图像如下:2、量化后画眼图%eye2for i=0:7intg2(1,i+1)=quad(gfunclz 0,i*T/8); end for i=0:7intg2(2,i + 1)=quad(gfunc2z 0,i*T/8); end for i=0:7intg2(3,i+1)=quad(gfunc3,0,i*T/8); end for i=0:7intg2(4,i+1)=quad(gfun

16、c4,0,i*T/8); end for i=0:7intg2(5,i + 1)=quad(gfunc5z 0,i*T/8); end for L=0:3for n=0:31j iaodu=L*pi/2+pi*sum(bn(n+1, :) .*intgl);for i=0:7phas(i+8*n+256*L+l)=pi*sum(bn(n+1, :) .* (intg2(:,i + 1) 1)+ji aodu;endendend量化后仿真眼图结果如下：riQ0 t: o 比较量化前和量化后画出的眼图，几乎没有区别，可以判断量化是合理的。16设计流程如下。3.1.4抽样量化编码制作正弦、余弦函数表

17、,输入抽样点数（抽8个比特）,量化电平数Q=10, BT=0.3,状态组合数b32,L4程序说明：1)编写GMSK预调制滤波器的矩型脉冲响应g(t)子程序；2)计算。(t)；3)计算 cos。(t)和 sin。(t)；4) ROM表中的每一个样值进行10b量化，按照地址逻辑存放数据文件。 源程序如下：%制作正余弦函数表%人为设定bn(l*5),L(0.3),8bit抽样,然后均匀量化，lObit编码%SIN COS都是(1024*10) matrixfunction COS, SIN=sincos ()bnm=zeros (32, 5) ; %生产32个bn序列for ul=0:31,b=de

18、c2base (ul, 2, 5);for u2=l:5, bnm(ul+1, u2)=bin2dec(b(u2)*2*1;endendsi=zeros (128, 8);%分别存sin cos ft的实际值co=zeros(128, 8);ft=zeros(1, 8);for i=0:31,for L=0:3,bn=bnm(i+l,：);ft=Ft (bn, L) ;%bn, L产生所有的Ftfor j=l:8,co(i*4+L+l, j)=cos (ft (j);si(i*4+L+l, j)=sin(ft(j);end%NN=2"10;%p, c=lloyds (co, NN);

19、%index, quant, distor=quantiz (co, p, c);%想试一下quantiz函数量化，结果因不熟、时间有限而作罢。以后随着学习的深 入再练习endendsi=floor(si+l)*512);%° N-l, +1之间的 10进制数量化为lObit,故0, 2*2c8 co=floor (co+1)*512);SIN二zeros(1024, 10); %10bit的sin值COS=zeros(1024, 10) ; %10bit的cos值，ROY中存的内容cs=zeros(1, 10);cc=zeros(1, 10);for tl=l:128,for t2

20、=l:8,cs=dec2bin(si (tl, t2), 10); %每一个的lObit量化值cc=dec2bin(co(tl, t2), 10);for t3=l:10,SIN(tl-l)*8+t2, t3)=bin2dec (cs (1, t3); %量化值存入合适位置C0S(tl-l)*8+t2, t3)=bin2dec(cc(1, t3);endendend3.1. 4 bin文件的生成Mat lab代码%bin文件生成cosn, sinn=sincos();tl_cos=zeros(1024*8, 10);tl_sin=zeros(1024*8, 10);for i=l:1024tl

21、_cos(8*(i-l)+l, ：)=cosn(i,：);tl_sin(8*(i-l)+l, :)=sinn(i,:);endtotal二 tl_cos (:, 1:2);total二 tl_cos (:, 3:10);s_h=tl_cos(:, 1:2);s_l二 tl_cos (:,3:10);trl=zeros(1024*8, 1);tr2=zeros(1024*8, 1);tr3=zeros(1024*8, 1);for i=l:1024*8summ=0;sum=O;su=0;%for j=1:2%summ=summ+total_h(i, j)*2A (2-j)+s_h();summ=

22、summ+total_h(i, l)*2+total_h(i, 2)+s_h(i, l)*2"7+s_h(i, 2)*2 6;%cos sin cos sin高2位%endtri (i)=summ;%cos sin高2位for j=l:8sum=sum+s_l(i, j)*2A(8-j);%sin 低8位su=su+total_l (i, j)*2«8-j) ;%cos低8位endtr2(i,:)=sum;%sin低8位tr3 (i,：)二su;%cos低8位 endf id=fopen(，cs_h' , ' w');fwrite (fid, tri

23、);fid=fopen(，sin_l' , ' w');fwrite (fid, tr2);fid=fopen(，cos_l' , ' w');fwrite (fid, tr3);OOOOOOOOh: OODOOOLOh: 00000020b: 00000030b: 00000040h: OODOOOSOh： 00DOOO6OH： 00000070b： 0000008011： 00000090b: OODOOOaOh: OOOOOObOh: OOOOOOcOh: OOOOOOdOh: OODOOOeOh: ooDOOoron： OOOOOlOOh

24、: OOOOOlLOh: 00000120b: ODD00130h: OOOOOHOh: OOOOOlSOh:26953c003G9526FFD91 2 - 5 6 7 &b 。4 一OO 00 00 00 00 00 00 OS 00 00 00 00 00 00 00 ; HOO 00 00 OO 0 0 OO OO OO61 00C3 OOFF 00C3 OO6A OOD90026953BDO3C 0 OO OO OO OO 00 0000 00 00 00 00 0000 0000 00 00 00 00 0000 0000 0000 00 000000000000000000

25、0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 00 DD 00 00 00 00 00 00 DD DO 00 00 00 00 00 00 00 0000 0000 00 00 000 0000 0000 00 00 00 0000 0000 0000 0056 E3 9C 9c E3 56 09 F6 A9 IC63 63 IC A909 56 E3 9A 9c E300000000000000000000000

26、000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 00 00 00 a a00 00 oa oa 00 00 00 a a 00 oa oa oa 00 0000 00 00 00 00 0000 0000 00 00 00 00 0000 0000 0000 00 0000000000000000000000000000000000000000000000 ; &00 ; ?00 ; <00 ;,00 ； <00

27、 ； ?00 ； 600 ；00 ; ?00 ； j00 ; ?00 ;00 ; ?00 ； J00 ； ?00 ；00 ； 600 ; ?00 ;00 ;,00 ; <24OOOOOOOOh:的OO0000000000000000000000OO00oaooooion：00OO000000000000OO00000000OO000000002Oh:00OO000000000000OO00oa0000OO000000003Oh:01DO0000000000000100000000OO00aoooo4on：02OO0000DO00OD00100aDO00OO00oaoooosoh：01OO

28、0000DO00OD00OO00oaDO00OO00OOOOOOSOh:000000OD000000000000000000OO00aoooo7on：00 00000DO00OD00 000a000OO00oaooooson：03OO0000000000000300oaDO00OO0000000090h:03OO0000000000000300000000OO00oooooaon：03 00000DO00OD00 300DO00OO00oaoooobon：02OO0000DO000000oz00oa0000OO00OOOOOOcOh:01OO0000000000000200000000OO00

29、aooooaon：OZOO0000DO00OD00 500aDO00OO00oaooooeon：03OO000000000000030000DO00OO00OOOOOOfOh:03OO00000000OO000300000000OO00OOOOOLOOh:00OO000000000000OO00DO0000OO00oaoooiioh：00OO0000DO000000OO00000000OO00oaoooi20h：00OO0000DO00OD00OO00oaDO00OO00OOOOOLODh:01OO0000000000000100000000OO00OOOOL40h：02 00000DO00O

30、D00100a000OO00oaoooisoh：01OO00000000DD00OO00oaDO00OO00Cos的低八位数据5 6 ?iq b 弓 d 一00 ; ao ； OO ; 00 ; 00 ； ao ； 00 ; 00 ； ao ： 00 ; 00 ； ao ： OO ; 00 ； 00 ； 00 ; 00 ; 00 ； ao ； 00 ; ao ; ao ；Cos的高两位数据抽样的1024个点，其正余弦值分别用1X1024的矩阵来表示，采用均匀量化的方式。然后根据芯片8K容量对其进行高低位扩容，具体方法是将正弦和 余弦值的高两位扩到高位片里，将低位的1K扩为8K。2.硬件部分硬件

31、调试步骤如下：1）用编程器将量化后的码表的二进制bin数据文件下载到ROM中，在将下载成 功的芯片插在TX2000EDA通信实验板上，注意芯片的位置和方向；2）将TX2000EDA通信实验板上的JTAG接口与计算机相连；3）将双路稳压电源调整为±16V：4）接通电源，用示波器观察余弦cos,低通滤波器（LPF）的输出波形，与Matlab 仿真眼图相比较。其中，模块clockmgdf与模块addrlogic逻辑电路框图分别如下:瞪f3 d81mdit守 b，A>n0RQ触 oddri©gic bdlM模块 clockmgdfw§> oIOC«时

32、aq k A 0 口 m A o 、用8 8ttar8ECWHUK'- ',vw Cviwi&< » 模块 addrlogic为把所有逻辑模块连接在一起，写一个vhd文件，源程序如下: LIBRARY ieee;USE ieee. std_logic_1164. all;LIBRARY work;ENTITY total ISportCLK : IN STD.LOGIC;A3 :OUTSTD.LOGICA4 :OUTSTD_LOGICA5 :OUTSTD.LOGICDATA:0U1F STD.LOGIC;A6 :OUTSTD.LOGICA7 :OUTST

33、D_LOGICA8 :OUTSTD_LOGICA9 :OUTSTD.LOGICA10 :OUTSTD.LOGIC;All :OUTSTD_LOGIC;A12 :OUTSTD.LOGIC);END total;ARCHITECTUREbdf_type OF total IScomponent addrlogicPORT(A5 : IN STD_LOGIC;DATA : IN STD_LOGIC;A6 : OUT STD_L0GIC;A7 : OUT STD.LOGIC;A8 : OUT STD.LOGIC;A9 : OUT STD.LOGIC;A10 : OUT STD_LOGIC;All :

34、OUT STD_LOGIC;A12 : OUT STD_LOGIC)；end component;component clockmgdfPORT(CLK : IN STD_LOGIC;A3 : OUT STD_LOGIC;A4 : OUT STD_LOGIC;A5 : OUT STD.LOGIC;DATA : OUT STD_LOGIC)；end component;signal SYNTHESIZED_WIRE_O : STD_LOGIC;signal SYNTHESIZED_WIRE：STD_LOGIC;BEGINA5 <= SYNTHESIZED WIRE 0;DATA <=

35、 SYNTHESIZED WIRE 1;b2v_inst : addrlogicPORT MAP(A5 => SYNTHESIZED_WIRE_O, DATA => SYNTHESIZED WIRE 1, A6 => A6, A7 => A7, A8 => A8, A9 => A9, A10 => A10, All => All, A12 => A12);b2v_instl ： clockmgdf PORT MAP(CLK => CLK, A3 => A3, A4 => A4, A5 => SYNTHESIZED WIRE 0, DATA =