数字逻辑实验new

1、 第 2 章 数字电路基础实验2.1 门电路逻辑功能测试实验 2.1.1 实验目的 1熟悉门电路的逻辑功能； 2熟悉逻辑分析仪的使用； 3熟悉 TD-DS实验系统的使用。 2.1.2 实验设备和器件 1TD-DS实验箱 1 台 274LS00 2 输入端四与非门 1 片 374LS02 2 输入端四或非门 1 片 474LS04 六反相器1片 574LS86 2 输入端四异或门 1 片 2.1.3 实验内容 174LS00型与非门逻辑功能测试 （1）用逻辑电平开关给门输入端 A、B输入信号，用“H”或“1”表示输入高电平，用“L” 或“0”表示输入低电平。 （2）用发光二极管（LED）显示门输

2、出状态。当 LED 亮时，表示门输出状态为“1”；当 LED 灭时，表示门输出状态为“0”。 （3）将结果填入下表，判断功能是否正确。 图2-1-1 与非门 表 2-1-1 与非门输入、输出电平关系 274LS86型异或门逻辑功能测试 测试方法同上，将输入端 A、B接逻辑开关，输出端Y 接 LED 显示，将实验结果填入表中。 图 2-1-2 异或门 表2-1-2 异或门输入、输出电平关系374LS02或非门和 74LS04反相器逻辑功能测试 同学们可以使用同上的测试方法，自己画图、制表完成 74LS02 型或非门和 74LS04 反相器 逻辑功能测试。 4与非门信号选通 选择一组与非门，将其中

3、一输入端 A接时钟脉冲，另一输入端 B接逻辑开关，拨动逻辑开 关，测输出端 Y 的输出状态并记录，线路如图 2-1-4所示。 图 2-1-4 与非门信号选通 2.4 半加器与全加器实验 2.4.1 实验目的 1学习使用异或门组成半加器和全加器； 2测试集成 4 位二进制全加器 74LS83 的逻辑功能。 2.4.2 实验设备及器件 1TD-DS实验箱 1 台 274LS00 2 输入端四与非门 1 片 374LS86 2 输入端四异或门 1 片 474LS83 4位二进制加法器1片 2.4.3 实验内容 1用异或门和与非门构成半加器 电路如图 2-4-1所示，输入端接逻辑开关，输出端接逻辑电平

4、显示。将实验结果填入下表， 判断结果是否正确，写出和 S及进位 C的逻辑表达式。 图 2-4-1 用异或门构成半加器 表 2-4-1 半加器输入、输出关系 2用异或门和与非门构成全加器 实验方法同 1，按图 2-4-2接线，将实验结果填入表 2-4-2中。 图 2-4-2 用异或门构成全加器 表 2-4-2 全加器输入、输出关系 374LS83 型 4位二进制加法器功能测试 电路如图 2-4-3所示，A3、A2、A1、A0 和 B3、B2、B1、B0 分别为 4位二进制数，令 B3、 B2、B1、B0 为 0101，A3、A2、A1、A0 接逻辑电平开关，输出端接逻辑电平显示，验证 74LS8

5、3 的逻辑功能，将结果填入表 2-4-3中。 图 2-4-3 74LS83功能测试 表 2-4-3 74LS83数据表 4用 74LS83 实现十六进制到 BCD码的转换 一个十六进制数可以被看作是两个 BCD 码相加的结果，如果两个 BCD 码相加的结果大于 9 或最高位有进位，则应加 6（0110）进行校正。依此原理可以设计转换电路如图 2-4-4 所示， 按图接线，A4A1 分别接逻辑开关，S4S1 接数码管 5 的 DA，SEG5接地，C4 接数码管 4 的 A，D、C、B、SEG4接地，令A4A1 从 0000 变化到 1111，观察两个数码管的显示，并记 录实验结果。 图 2-4-

6、4 74LS83实现十六进制到 BCD码的转换 2.5 触发器实验 2.5.1 实验目的 同学们可以使用同上的测试方法，自己画图、制表完成 74LS02 型或非门和 74LS04 反相器 逻辑功能测试。 374LS112 双J-K 触发器 1 片 474LS74 双D触发器 1 片 2.5.3 实验内容 1用与非门构成 RS触发器 用74LS00 构成基本 RS触发器，如图 2-5-1所示，SD，RD分别接逻辑开关，输出端 Q 接 LED 显示。按表 2-5-1做实验，将结果记录于表中，并判断结果是否正确。 图 2-5-1 用与非门构成基本 RS触发器 表 2-5-1 与非门构成 RS触发器特

7、性表 2集成 JK 触发器功能测试 （1）从74LS112 中任选一个JK 触发器进行实验。按图 2-5-2接线，数据输入端J、K、置位 端 SD、复位端 RD 分别接逻辑电平开关，触发脉冲 CLK 接单次脉冲，输出端Q 接 LED 显示。 （2）观察 SD、RD 功能：置 SD0、RD1 和 SD1、RD0，观察输出端 Q 的状态并记 录结果。 （3）JK 触发器功能：置 SD1、RD1，按表 2-5-2 实验，验证触发器功能并记录结果。 图 2-5-2 JK触发器功能测试 表 2-5-2 JK触发器特性表 3集成 D触发器功能测试 74LS74 为集成双 D 触发器，从中任选一个，参考实验

8、 2，自己设计实验完成功能测试。 4用 74LS74构成二、四分频电路 （1）电路如图 2-5-3所示，分析电路的逻辑功能； （2）连接实验线路，时钟脉冲由实验箱的连续脉冲提供； （3）用逻辑分析仪观测时钟源及分频结果波形，并记录。 图 2-5-3 用74LS74构成二、四分频器 2.6 锁存器和移位寄存器实验 2.6.1 实验目的 1学习锁存器工作原理； 2掌握寄存器芯片功能及应用电路。 2.6.2 实验设备及器件 1TD-DS实验箱 1 台 274LS75 四位D 锁存器 1 片 374LS194 四位双向移位寄存器 2 片 2.6.3 实验内容 1四位 D锁存器功能测试 74LS75 为

9、四 D 锁存器，每两个 D 锁存器由一个锁存信号 E 控制，当 E 为高电平时，输出 端 Q 随输入端 D信号的状态变化，当 E 由高变为低时，Q 锁存在 E端由高变低前 Q的电平上。 74LS75 的功能表如表所示。 表 2-6-1 74LS75功能表 注: QO 在锁存输入脉冲的下降沿之前Q的输出。 （1）根据功能表，验证锁存器功能。 （2）用 74LS75 组成数据锁存器。按图 2-6-1 所示接线，1D4D 接逻辑开关，E12和 E34 接 到一起作为锁存选通信号 EN 也接到逻辑开关，1Q4Q 分别接到 7 段译码器的 AD端，数据 输出由数码管显示。 当EN1，输入 0011、0110、1001，观察数码管显示。 当EN0，输入不同数据，观察输出变化。图 2-6-1 用74LS75组成数据锁存器2四位双向移位寄存器功能测试 74LS194 为四位双向移位寄存器，该芯片具有下述功能： .具有四位串入、并入与并出结构。 .脉冲上升沿触发；可完成同步并入、串入左移位、右移位和保持等四种功能。 .有直接清零端 CLR。 表 2-6-2 74LS194功能表 熟悉各引脚的功能，按图 2-6-2完成芯片的接线，根据功能表完成实验，自