微机接口第五章第六章

1、类型 0类型 1类型2类型 3类型 4类型 5类型63I PCS除数为零单步(TF =1)非屏蔽中断断点中断溢出(OF1)类型 28000H004H008H00CH010H014H070H0FCHCPU使用(5)DOS使用(59)1/18.2S定时类型 64类型 65类型66类型 67类型255100H104H108H10CH3FCH用户使用(192)中断向量表中断向量表中断向量表地址中断向量表地址4中断类型码中断类型码 中断向量 00 70 0F C9中断向量指针 004FH 004EH 004DH 004CH 寄存器CSHCSLIPHIPL中断类型号为13HCS=0070HIP=0FC9H

2、类型类型67H 中断向量中断向量0：19CH0：1A0H 50 200：1A2H 00 A00：1A4H 类型类型69H 中断向量中断向量2050 IP A000 CS中断服务入口中断服务入口 A000：2050 STI RETI43INT 68HMOV AX，05向量地址向量地址=68*4=1A0H12设置中断首地址按AL中预置的中断类型码，DS:DX中预置的中断首地址设置至中断向量表中25HAH功 能说 明取用中断首地址按AL中预置的中断类型码，取用中断向量表中的首地址送至ES:BX中35H 中断优先级的确定中断优先级的确定 在微机系统中通常用三种方法来确定中断源的优先级别，即软件查询法、

3、硬件排队电路法和专用中断控制芯片法。中断 状态 位DBCPUINT译码AB查询次序为优先级次序1) 软件查询法 对于图7.13所示电路，设中断寄存器端口号为n，则软件查询的程序段如下： IN AL，n TEST AL，80H ；1号外设有请求? JNZ II1；有，转1号中断服务程序 TEST AL，40H ；2号外设有请求? JNZ II2 ；有，转2号中断服务程序 可以看出，采用软件查询方式，各中断源的优先级是由查询顺序决定的，最先查询的设备，其优先级最高，最后查询的设备，其优先级最低。采用软件查询方式的优点是节省硬件。但是，由于CPU每次响应中断时都要对各中断源进行逐一查询，所以其响应速

4、度较慢。对于优先级较低的中断源来说，该缺点更为明显。 2) 硬件排队电路硬件排队电路 采用硬件排队电路法，各个外设的优先级与其接口在排队电路中的位置有关。常用的硬件优先权排队电路有链式优先权排队电路、硬件优先级编码加比较器的排队电路等。 链式中断优先级电路 响应3#中断请求“ 1”应答2#应答3#应答1#1#中断请求2#中断请求&IRQ& 上述两种方法虽然可以解决中断优先级控制问题，但实现起来在硬件和软件上都要做大量的工作，十分麻烦。目前，最方便的办法就是利用厂家提供的可编程中断控制器，这样的器件在各种微机中得到普遍应用。本章后面将介绍广泛应用于80 x86微机系统中的专用可编

5、程中断控制芯片8259A。 非屏蔽中断请求非屏蔽中断请求中断逻辑中断逻辑INT N指令指令INTO指令指令除法除法指令指令单步单步TF=18259A可可屏屏蔽蔽中中断断NMIYNY取下一条指令取下一条指令RDWRA0CS读/写 逻辑数据总线缓冲器级联 缓冲/ 比较器D0D7CAS0 CAS1 CAS2SP/EN正在 服务 寄存器ISR优先权分析器 PR中断 请求 寄存器 IRR中断屏蔽寄存器 IMR 控制逻辑内部总线IR0IR7INTAINT初始化命令字ICW1写入后，8259A内部完成初始化过程：A、使8259A对中断请求信号边沿检测电路复位，以使它在中断请求信号由低变高时，才能产生中断。B

6、、清除中断屏蔽寄存器，设置中断优先级排队。ICW1IC4SNGL00*1LTIM*A0D7 D6 D5 D4 D3 D2 D1 D001不写ICW4写ICW401级联，写ICW3单片，不写ICW38088/8086不用标志位0=边沿触发方式1=电平触发方式ICW2 D7 D6 D5 D4 D3 D2 D1 D0T31A00T7T6T5T400 D7 D6 D5 D4 D3 D2 D1 D0IR7 T7 T6 T5 T4 T3 1 1 1IR6 T7 T6 T5 T4 T3 1 1 0IR5 T7 T6 T5 T4 T3 1 0 1IR4 T7 T6 T5 T4 T3 1 0 0IR3 T7 T

7、6 T5 T4 T3 0 1 1IR2 T7 T6 T5 T4 T3 0 1 0IR1 T7 T6 T5 T4 T3 0 0 1IR0 T7 T6 T5 T4 T3 0 0 08259A输送的中断类型号输送的中断类型号无特征位，跟在ICW1后ICW3A0D7 D6 D5 D4 D3 D2 D1 D0ICW3 中断级联方式的设置主片 Si表示IRi有中断请求ICW3A0D7 D6 D5 D4 D3 D2 D1 D0从片 从片标志码ICW3在ICW1中D1=1时有效，紧跟在ICW2后IR7 IR0 SP/ENCS A0 INTA INTCS0CS2IR7 IR0 SP/ENCS A0 INTA I

8、NTCS0CS2IR7 IR0 SP/ENCS A0 INTA INTCS0CS2数据总线控制总线地址总线8259主从级联GNDGNDVCCICW4PMAEOIM/S10SFNM BUF00A0D7 D6 D5 D4 D3 D2 D1 D001选用8085选用808601非自动方式自动中断结束方式0= 全嵌套方式1= 特殊全嵌套方式= 非缓冲方式，此时若用级联，由SP/ EN确定主从设备。= 缓冲方式，本片为从片= 缓冲方式，本片为主片0 1 01 1全嵌套方式：高级中断可打断正在处理的中断，优先处理更高级的中断。特殊全嵌套方式：对于级联方式，主8259A把从同一从8259A来的不同级别的中断

9、请求认为是同级的。在8259A级联时，若主片处于特殊全嵌套方式就允许对相同级别的中断请求开放。OCW1A0D7 D6 D5 D4 D3 D2 D1 D01=屏蔽 ;0=开放OCW1操作命令设置中断屏蔽字,可读可写OCW2A0D7 D6 D5 D4 D3 D2 D1 D0优先级轮换指定中断优先级中断结束 特征位 中断等级编码OCW2 用来设置中断结束方式，中断排队方式R SL EOI L2 L1 L0 功能 0 0 1 0 0 0 不指定EOI命令 0 1 1 L2 L1 L0 指定EOI命令 1 0 1 0 0 0 在不指定EOI方式中轮换命令 1 0 0 0 0 0 在自动EOI方式中轮换置

10、位命令 0 0 0 0 0 0 在自动EOI方式中轮换复位命令 1 1 1 L2 L1 L0 在指定EOI方式中轮换命令 1 1 0 L2 L1 L0 直接置优先级轮换命令MOV AL,20HOUT 20H,ALMOV AL,65HOUT 20H,ALMOV AL,0A0HOUT 20H,ALMOV AL,0E5HOUT 20H,ALOCW3A0D7 D6 D5 D4 D3 D2 D1 D0特殊屏蔽允许特殊屏蔽设置特征位查询方式读寄存器允许读ISROCW3A00X：无效 10：读IRR 11: 读ISR1：查询8259状态字 0：不查询0X：无效 10：特殊屏蔽方式复位11：特殊屏蔽方式置位D

11、7 D6 D5 D4 D3 D2 D1 D0申请服务的最高 优先权等级编码I=1: 有中断请求 I=0: 无中断请求IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7T/C0计时中断计时中断 键盘控制器中断键盘控制器中断 保留保留 串行口串行口2 串行口串行口1 硬盘硬盘 软盘软盘 并行口并行口1INTAINT单片单片INTRINTA RD WRSP/EN+5V共15级向量中断，采用两片级连，故CAS2CAS0作互连线，从片的INT直接连到主片的IR2上。 端口地址，主片在020H03F范围内，实际使用020H和021H。从片在0A00BFH范围，实际使用0A0H,0A1H两个端口

12、。主、从片的中断请求信号均采用边沿触发。采用完全嵌套方式，优先级的排列次序为0级最高，依次为1级，8-15级，然后是3-7级。采用非缓冲方式，主片的SPEN端接+5V，从片SPEN端接地。设定0级-7级对应主片的中断号为8HOFH，8级15级对应从片的中断号为70H77H。T/C0计时中断计时中断 键盘控制器中断键盘控制器中断 级联中断级联中断 串行口串行口2 串行口串行口1 并行口并行口2 软盘控制器软盘控制器 并行口并行口108 09 0A 0B 0C 0D 0E 0F IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR770 71 72 73 74 75 76 77INTAIN

13、TAINTINT双片双片IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7IR0IR1IR2IR3IR4IR5IR6IR7SP/ENSP/EN+5VGND 6.1 半导体存储器内存储器（主存）：用来存放当前运行的程序数据外存储器（辅存）：存放暂时不运行的程序数据主存：速度快，容量小，价格高辅存：速度慢，容量大，价格低光存储器 光盘磁表面存储器半导体存储器软磁盘硬磁盘盒式录音带ROMRAM可编程PROM掩膜 ROMPROMEPROMEAROM双极型MOS 型动态RAM静态RAM 片选信号：表示存储器是否工作 读信号：表示存储器的操作为读操作 写操作：表示存储器的操作为写操作一唯译码：

14、 每一字选线选中存储单元二唯译码：X，Y译码，X，Y相交处选中一单元1KBCS11KBCS11KBCS11KBCS1A10 A11 A12 A13A0A9A0 A12A0 A12A0A12A0A12CS 6264CS 6264(A14)A13M/IOD0 D7D0 D7D0D7D0D71#2#1#2#00000H01FFFH02000H03FFFH04000H05FFFH06000H07FFFH1#1#2#2#00000H01FFFH02000H03FFFH04000H05FFFH06000H07FFFH8KBCS8KBCS8KBCSY0Y1Y73:8 译码器A13A15A0A12（1）（2）

15、（8）8KBCS8KBCS8KBCSY0Y1Y32:4 译码器A13A14A0A12（1）（2）（4）A15空闲2KBCS(1)2KBCS(2)2KBCS(8)2KBCS(9)2KBCS(10)Y0Y1Y7 3-8 译码器 A11A13A14A15A0A10111111111ABCG2AG2BG1A14 A15 +5VA11 A12A13A10(1) (2) (3) (4)(5)(6)(7)(8)(9)(10)(11)(12)去4片EPROM去8片RAMY0Y7 74LS138A0A12A0A12译码器A13A0A12A0A12译码器MCEOERDMRD1A0A121译码器MRDA0A12CE

16、OECEOEDOUTDOUTDOUTA13A132114 1K*4 10条地址线，4条数据线6116 2K*8 11条地址线，8条数据线6264 8K*8 13条地址线，8条数据线62128 16K*8 14条地址线，8条数据线62256 32K*8628128 128K*8数据线、控制线（片选、读、写），地址线1.静态RAM动态RAM ：利用MOS管的栅极电容保存信息动态RAM集成度高、成本低、耗电少，且必须定时刷新。动态RAM有4管动态RAM， 3管动态RAM，单管动态RAM。动态RAM为提高集成度，减少引脚的封装数，地址线分成行地址，列地址刷新地址计数器读/写RAS CAS WR DRAM地址地址总线CPU Cache技术：把主存储器看成高速缓冲器而设置的小容量的局部存储器局部性原理：时间局部性、空间局部性 CPUCache SRAM主存 DRAM辅存 硬盘Cache控制器DRAM控制器提高速度提高容量Cache、主存、辅存关系cCache的结构主