数字电子技术与应用及答案课题

1、课题4 集成触发器及其应用知识目标知识目标了解基本触发器、主从触发器、边沿触发器的电路结构特点、了解基本触发器、主从触发器、边沿触发器的电路结构特点、工作原理和触发方式；熟悉边沿触发器的特点及抗干扰能力工作原理和触发方式；熟悉边沿触发器的特点及抗干扰能力强的原因；掌握强的原因；掌握RSRS、JKJK、D D触发器的特点、逻辑功能及其特触发器的特点、逻辑功能及其特性方程。性方程。 技能目标技能目标了解触发器主要参数，掌握各种不同功能触发器相互转换方了解触发器主要参数，掌握各种不同功能触发器相互转换方法，熟悉触发器的典型应用。法，熟悉触发器的典型应用。课题描述门电路是组合逻辑电路的基本单元，时序逻

2、辑电路的基本单门电路是组合逻辑电路的基本单元，时序逻辑电路的基本单元则是本课题介绍的触发器（元则是本课题介绍的触发器（Flip Flop，简写为，简写为FF）。形象）。形象地说，它具有地说，它具有“一触即发一触即发”的功能。它有双稳、单稳态和无的功能。它有双稳、单稳态和无稳态触发器（多谐振荡器）等几种。本课题所介绍的是双稳稳态触发器（多谐振荡器）等几种。本课题所介绍的是双稳态触发器。态触发器。双稳态触发器是数字逻辑电路中双稳态触发器是数字逻辑电路中一种重要的单元一种重要的单元电路，它在一定的条件下，可以维持两个稳定状态（电路，它在一定的条件下，可以维持两个稳定状态（0或或1）之一而保持不变，但

3、在一定的外加信号作用下，触发器又可之一而保持不变，但在一定的外加信号作用下，触发器又可从一种稳定状态转换成另一稳定状态（从一种稳定状态转换成另一稳定状态（10或或01），因此），因此触发器可记忆二进制的触发器可记忆二进制的0或或1，被用作二进制信息的存储单元，被用作二进制信息的存储单元，它在数字系统和计算机中有着广泛的运用。它在数字系统和计算机中有着广泛的运用。双稳态触发器是数字逻辑电路中双稳态触发器是数字逻辑电路中一种重要的单元电路，它在一种重要的单元电路，它在一定的条件下，可以维持两个稳定状态（一定的条件下，可以维持两个稳定状态（0或或1）之一而保持）之一而保持不变，但在一定的外加信号作用

4、下，触发器又可从一种稳定不变，但在一定的外加信号作用下，触发器又可从一种稳定状态转换成另一稳定状态（状态转换成另一稳定状态（10或或01），因此触发器可记），因此触发器可记忆二进制的忆二进制的0或或1，被用作二进制信息的存储单元，它在数字，被用作二进制信息的存储单元，它在数字系统和计算机中有着广泛的运用。系统和计算机中有着广泛的运用。触发器有三个基本特性：触发器有三个基本特性： （1）有两个稳态（）有两个稳态（0或或1），无外触发信号时可维持稳态；），无外触发信号时可维持稳态； （2）在外触发信号作用下，两个稳态可相互转换（称翻）在外触发信号作用下，两个稳态可相互转换（称翻转）；转）； （3）

5、有两个互补输出端。）有两个互补输出端。4.1 基本RS触发器4.1.1 基本RS触发器的结构组成和工作原理 1.电路结构基本基本RS触发器是一种最简单的触发器，是构成各种触发器的触发器是一种最简单的触发器，是构成各种触发器的基础。它由两个与非门（或者或非门）的输入和输出交叉连基础。它由两个与非门（或者或非门）的输入和输出交叉连接而成，如图接而成，如图4.1所示。它有两个输入端和（字母上面横线表所示。它有两个输入端和（字母上面横线表示低电平有效）；为复位端（即示低电平有效）；为复位端（即Reset ），当有效时，），当有效时，Q变变为为0，也称为置，也称为置0端；为置位端（即端；为置位端（即Se

6、t），当有效时，），当有效时，Q变为变为1，称为置，称为置“1”端；还有两个互补输出端端；还有两个互补输出端Q和和 ，当，当Q=1， =0，反之亦然。，反之亦然。图图4.1 用与非门构成的基本用与非门构成的基本RS触发器触发器 (a) 逻辑图逻辑图 (b) 逻辑符号逻辑符号 图图4.2 用或非门构成的基本用或非门构成的基本RS触发器触发器 (a) 逻辑图逻辑图 (b) 逻辑符号逻辑符号 2基本工作原理 1）具有两个稳定的状态 以以Q输出端的状态为触发器的状态，如输出端的状态为触发器的状态，如Q=1（ =0）时称触）时称触发器为发器为1状态，状态，Q=0（ =1） 时称触发器为时称触发器为0状态

7、。状态。在接通电源以后，如果在接通电源以后，如果R=S=1，此时触发器若处于，此时触发器若处于1状态，状态，那么这个状态一定是稳定的。因为那么这个状态一定是稳定的。因为Q=1，门，门G1输入信号都是输入信号都是1，则，则=0，门，门G2输入端有输入端有0，所以，所以Q=1，即这个状态是稳定的。，即这个状态是稳定的。同理，如果触发器处于同理，如果触发器处于0态，那么这个状态在输入端不加低态，那么这个状态在输入端不加低电平信号时也是稳定的。电平信号时也是稳定的。触发器在未接收低电平输入信号时，一定处于两个状态中的触发器在未接收低电平输入信号时，一定处于两个状态中的一个状态，无论处于哪个状态都是稳定

8、的，即触发器具有两一个状态，无论处于哪个状态都是稳定的，即触发器具有两个个(双双)稳态。稳态。 2）在输入低电平信号作用下，触发器可以从一个稳态转换到另一个稳态假定触发器的原始稳定状态（称为初态）假定触发器的原始稳定状态（称为初态）Q为为1，当，当 =0， =1时，门时，门G1因输入端有因输入端有0而使由而使由0变变1,使门使门G2输入端全为输入端全为1，Q则由则由1翻转为翻转为0；触发器的原始稳定状态触发器的原始稳定状态Q为为0时，当时，当 =1， =0时，门时，门G2因输入端有因输入端有0而使而使Q由由0变变1,使门使门G1输入端全为输入端全为1，则由则由1翻转为翻转为0。对于上述两种情况

9、，当对于上述两种情况，当R =S=1时，时，触发器翻转后的状态保持触发器翻转后的状态保持不变，即原来的状态被触发器存储起来，这体现了触发器具不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。有记忆能力。 R =0 S=0时，时，Q= =1，不符合触发器的逻辑关系。并且由，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的于与非门延迟时间不可能完全相等，在两输入端的0同时撤同时撤除后，将不能确定触发器是处于除后，将不能确定触发器是处于1状态还是状态还是0状态。所以触发状态。所以触发器不允许出现这种情况，这就是基本器不允许出现这种情况，这就是基本RS触发器的约

10、束条件。触发器的约束条件。3. 用或非门组成的基本RS触发器在数字电路中，凡根据输入信号在数字电路中，凡根据输入信号R、S情况的不同，具有置情况的不同，具有置0、置置1和保持功能的电路，都称为和保持功能的电路，都称为RS触发器。除了用与非门构触发器。除了用与非门构成成RS触发器外，也可用或非门构成，如图触发器外，也可用或非门构成，如图4.2所示。它与所示。它与4.1图所示电路功能是一样的，只不过输入端触发信号高电平有图所示电路功能是一样的，只不过输入端触发信号高电平有效，用效，用R、S表示；在逻辑符号中输入端上也不画小圆圈。表示；在逻辑符号中输入端上也不画小圆圈。4.常用的集成RS触发常用的集

11、成常用的集成RS触发器芯片有触发器芯片有74LS279和和CC4044等。等。图图4.3为它们的管脚排列图：为它们的管脚排列图：图图4.3 集成集成RS触发器芯片触发器芯片4.1.2逻辑功能的表示方法 触发器有两个稳定状态。设触发器有两个稳定状态。设Qn为触发器的原状态（现态），为触发器的原状态（现态），即触发信号输入前的状态；即触发信号输入前的状态； Qn+1为触发器的新状态（次态），为触发器的新状态（次态），即触发信号输入后的状态。其功能可采用真值表、驱动表、即触发信号输入后的状态。其功能可采用真值表、驱动表、特性方程、状态图及波形图来描述。特性方程、状态图及波形图来描述。真值表以表格的形

12、式反映了触发器从现态真值表以表格的形式反映了触发器从现态Qn向次态向次态Qn+1转移转移的规律，如表的规律，如表4.1所示。所示。 表表4.1 真值表真值表图图4.4卡诺图卡诺图该触发器有置该触发器有置“0”、置、置“1”、保持功能。与均为低电平有效。、保持功能。与均为低电平有效。当与均为低电平时，输出状态不定。当与均为低电平时，输出状态不定。 2.特性方程触发器的特性方程就是触发器次态触发器的特性方程就是触发器次态Qn+1与输入及现态与输入及现态Qn之间之间的逻辑关系式。据表的逻辑关系式。据表4.1画出卡诺图如图画出卡诺图如图4.4所示，化简得：所示，化简得：由于基本由于基本RS触发器不允许

13、输入同时为低电平，所以加一约束触发器不允许输入同时为低电平，所以加一约束条件。条件。 3.状态图 状态图可直观反映出触发器状态转换条件与状态转换结果之状态图可直观反映出触发器状态转换条件与状态转换结果之间的关系，是时序逻辑电路分析中的重要工具之一。如图间的关系，是时序逻辑电路分析中的重要工具之一。如图4.5所示。图中所示。图中, 圆圈表示状态的个数，箭头表示状态转换的方圆圈表示状态的个数，箭头表示状态转换的方向，箭头线上标注的触发信号取值表示状态转换的条件。向，箭头线上标注的触发信号取值表示状态转换的条件。 4. 驱动表 驱动表是用表格的方式表示触发器从一个状态变化到另一个驱动表是用表格的方式

14、表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求，如表状态或保持原状态不变时，对输入信号的要求，如表4.2所示。所示。 5.时序（波形）图 反映触发器输入信号取值和状态之间对应关系的线段图形称反映触发器输入信号取值和状态之间对应关系的线段图形称为时序（波形）图。为时序（波形）图。 如图如图4.6所示，画图时应根据真值表来所示，画图时应根据真值表来确定各个时间段确定各个时间段Q与的状态。与的状态。图图4.6 时序波形图时序波形图4.1.3 基本触发器的特点通过以上分析可知，基本触发器具有以下几个特点：通过以上分析可知，基本触发器具有以下几个特点： （1）触发器的次态不仅与

15、输入信号状态有关，而且与触发）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。器的现态有关。 （2）电路具有两个稳定状态，在无外来触发信号作用时，）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。电路将保持原状态不变。 （3）在外加触发信号有效时，电路可以触发翻转，实现置）在外加触发信号有效时，电路可以触发翻转，实现置0或置或置1。 （4）在稳定状态下两个输出端的状态和必须是互补关系，）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。即有约束条件。 （5）由于反馈线的存在，无论是复位还是置位，有效信号）由于反馈线的存在，无论是复位还是置位，有效信号只

16、需要作用很短的一段时间，即只需要作用很短的一段时间，即“一触即发一触即发”。 (6)R为复位输入端，为复位输入端，S为置位输入端，可以是低电平有效，为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。也可以是高电平有效，取决于触发器的结构。 (7)有复位（有复位（Q=0）、置位（）、置位（Q=1）、保持原状态三种功能。）、保持原状态三种功能。在数字电路中，凡根据输入信号在数字电路中，凡根据输入信号R、S情况的不同，具有置情况的不同，具有置0、置置1和保持功能的电路，都称为和保持功能的电路，都称为RS触发器。触发器。4.2同步触发器4.2.1 同步RS触发器1.同步RS触发器

17、的电路结构 同步同步RS触发器由基本触发器由基本RS触发器和用来引入触发器和用来引入R、S及时钟脉冲及时钟脉冲CP的两个与非门而构成的。如图的两个与非门而构成的。如图4.7所示。所示。同步同步RS触发器的状态转换分别由触发器的状态转换分别由R、S和和CP控制，其中，控制，其中，R、S控制状态转换的方向；控制状态转换的方向；CP控制状态转换的时刻。控制状态转换的时刻。 （a） （b） （C）图图4.7 同步式同步式RS触发器触发器 (a) 逻辑图逻辑图 (b) 曾用逻辑符号曾用逻辑符号 (c) 国标逻辑符号国标逻辑符号2. 同步RS触发器基本工作原理 1) 当当CP=0同步RS触发器时，时，G3

18、、G4与非门各有一个低电平与非门各有一个低电平输入，其输出均为高电平，即由输入，其输出均为高电平，即由G1、G2两个与非门构成的基两个与非门构成的基本本RS触发器的状态触发器的状态Q（G2门的输出端）保持不变，同步门的输出端）保持不变，同步RS触触发器不动作。因此状态无法改变，为保持功能。发器不动作。因此状态无法改变，为保持功能。 2) 当当CP=1时，时，G3、G4与非门的一个输入端为高电平，相当与非门的一个输入端为高电平，相当于非门，输入端于非门，输入端R、S通过反相后作用在基本通过反相后作用在基本RS触发器上，触发器上，整个电路就等效为一个基本整个电路就等效为一个基本RS触发器。触发器。

19、3. 同步RS触发器逻辑功能描述同步同步RS触发器的输入、输出之间的逻辑关系如表触发器的输入、输出之间的逻辑关系如表4.3所示。所示。时序图如图时序图如图4.8所示所示.表表4.3 同步同步RS触发器的真值表触发器的真值表图图4.8 同步同步RS触发器时序图触发器时序图由真值表可得到特性方程：由真值表可得到特性方程：同步同步RS触发器主要特点：触发器主要特点： （1）时钟电平控制。在）时钟电平控制。在CP1期间接收输入信号，期间接收输入信号，CP0时时状态保持不变，与基本状态保持不变，与基本RS触发器相比，对触发器状态的转变触发器相比，对触发器状态的转变增加了时间控制。增加了时间控制。 （2）

20、R、S之间有约束。不能允许出现之间有约束。不能允许出现R和和S同时为同时为1的情况，的情况，否则会使触发器处于不确定的状态否则会使触发器处于不确定的状态4.2.2 同步D触发器1.电路结构及工作原理如在如在RS触发器的输入端增加一个非门，则自动满足约束条件，触发器的输入端增加一个非门，则自动满足约束条件，如图如图4.9(a)。这种触发器称为同步式。这种触发器称为同步式D触发器，符号图见触发器，符号图见4.9 (b)。表表4.4 D触发器真值表触发器真值表图图4.9 同步式同步式D触发器触发器 (a) 逻辑图逻辑图 (b) 逻辑符号逻辑符号 2D触发器逻辑功能描述由图由图4.9可知，将可知，将S

21、=D、R= 代入代入RS触发器特性方程，便可触发器特性方程，便可得到得到D触发器特性方程：触发器特性方程：真值表，如表真值表，如表4.4所示。所示。CP=1时，触发器的状态随输入信号时，触发器的状态随输入信号D而改变；而改变；CP=0时，触发器状态保持不变。时，触发器状态保持不变。图图4.10 D触发器状态转换图触发器状态转换图 图图4.11 D触发器时序图触发器时序图由由D触发器真值表便可得到其状态转换图如图触发器真值表便可得到其状态转换图如图4.10所示，时所示，时序图如图序图如图4.11所示。所示。4.2.3 同步JK触发器1电路结构及工作原理同步同步JK触发器有两个输入控制端触发器有两

22、个输入控制端J和和K。将。将RS触发器输出交触发器输出交叉引回到输入，使叉引回到输入，使S= ，R= 便可得到同步便可得到同步JK触发器，触发器，如图如图4.12所示。由于所示。由于Q端和端总是互补的，因此图端和端总是互补的，因此图4.12中中G1 、G2门的输出不存在同时为门的输出不存在同时为0的情况，这就消去不定状态。的情况，这就消去不定状态。 (a) (b) (c)图图4.12 同步式同步式JK触发器触发器 (a) 逻辑图逻辑图 (b) 曾用逻辑符号曾用逻辑符号 (c) 国标逻辑符号国标逻辑符号 2.同步式JK触发器逻辑功能描述由图由图4.12可知，将可知，将S= R= 代入代入RS触发

23、器特性方程，便触发器特性方程，便可得到可得到JK触发器特性方程：触发器特性方程： （4.4） nnnQKQJQ1由由JK触发器特性方程便可得到其真值表，如表触发器特性方程便可得到其真值表，如表4.5所示。所示。表表4.5 JK触发器真值表触发器真值表图图4.13JK触发器状态转换图触发器状态转换图由由JK触发器真值表可得到其状态转换图如图触发器真值表可得到其状态转换图如图4.13所示，时序所示，时序图如图图如图4.14所示。所示。图图4.14 JK触发器时序图触发器时序图 (a) (b) (c)图图4.15 同步式同步式T触发器触发器(a) 逻辑图逻辑图 (b) T触发器逻辑符号触发器逻辑符号

24、 (c) T触发器逻辑符号触发器逻辑符号4.2.4 同步T触发器触发器 1.电路结构及工作原理将同步式将同步式JK触发器两个输入端连接到一起，作为一个输入端，触发器两个输入端连接到一起，作为一个输入端，标为标为T，就构成同步式，就构成同步式T触发器，图触发器，图4.15(a)、(b)为其结构图为其结构图及符号图。及符号图。 2.逻辑功能描述T触发器的状态方程为触发器的状态方程为 （4.5）T触发器真值表如表触发器真值表如表4.6所示，状态转换图如图所示，状态转换图如图4.16所示。所示。表表4.6 T 触发器真值表触发器真值表图图4.16 T触发器状态转换图触发器状态转换图3.T触发器在在T触

25、发器基础上如果固定触发器基础上如果固定T=1，那么，每来一个，那么，每来一个CP脉冲，脉冲，触发器状态都将翻转一次，构成计数工作状态，这就是触发器状态都将翻转一次，构成计数工作状态，这就是T触触发器，也称为翻转触发器，如图发器，也称为翻转触发器，如图4.15（c）所示，其特征方程）所示，其特征方程为为 （4.6）值得注意的是，在集成触发器产品中不存在值得注意的是，在集成触发器产品中不存在T和和T触发器，触发器，而是由其他类型的触发器连接成具有翻转功能的触发器，但而是由其他类型的触发器连接成具有翻转功能的触发器，但其逻辑符号可单独存在，以突出其功能特点。其逻辑符号可单独存在，以突出其功能特点。

26、nnQQ14.2.5 同步触发器存在的问题空翻同步同步RS触发器虽然能按一定的时间节拍进行状态动作，但在触发器虽然能按一定的时间节拍进行状态动作，但在CP=1期间，随着输入期间，随着输入R、S发生变化，同步触发器的状态可发生变化，同步触发器的状态可能发生两次或两次以上的翻转，这种现象称为空翻。空翻会能发生两次或两次以上的翻转，这种现象称为空翻。空翻会造成节拍的混乱和系统工作的不稳定，这是同步触发器的一造成节拍的混乱和系统工作的不稳定，这是同步触发器的一个缺陷。个缺陷。图图4.17 同步同步RS触发器的空翻转现象波形触发器的空翻转现象波形 图图4.18 同步同步RS触发器构成的计数器触发器构成的

27、计数器同步同步RS出发器出现空翻现象有以下两种情况。出发器出现空翻现象有以下两种情况。 （1）在）在CP=1期间，如果输入端的信号期间，如果输入端的信号R、S再有变化，可能再有变化，可能引起输出端引起输出端Q翻转两次或两次以上，如图翻转两次或两次以上，如图4.17所示。欲保证所示。欲保证CP=1期间输出只变化期间输出只变化1次，则要求在次，则要求在CP=1期间，不允许期间，不允许R和和S的输入信号发生变化。的输入信号发生变化。 （2）当同步）当同步RS触发器接成计数状态时，容易发生空翻。所触发器接成计数状态时，容易发生空翻。所谓计数状态是指触发器对谓计数状态是指触发器对CP脉冲进行计数，即触发

28、器在逐个脉冲进行计数，即触发器在逐个CP脉冲作用下，产生脉冲作用下，产生0、1两个状态间的交替变化，实现二进两个状态间的交替变化，实现二进制计数。这要求每作用一个制计数。这要求每作用一个CP脉冲，触发器只允许翻转脉冲，触发器只允许翻转1次，次，其电路如图其电路如图4.18所示。计数脉冲加于所示。计数脉冲加于CP端，端，R和和S分别由分别由Q和和反馈自锁，不再外加信号。反馈自锁，不再外加信号。采用电平触发方式的同步触发器存在采用电平触发方式的同步触发器存在“空翻空翻”问题。为确保问题。为确保数字系统的可靠工作，要求触发器在一个数字系统的可靠工作，要求触发器在一个CP脉冲期间至多翻脉冲期间至多翻转

29、一次，即不允许空翻现象的出现。为此，人们研制出了边转一次，即不允许空翻现象的出现。为此，人们研制出了边沿触发方式的主从型沿触发方式的主从型JK触发器和维持阻塞型的触发器和维持阻塞型的D触发器等等。触发器等等。这些触发器由于只在时钟脉冲边沿到来时发生翻转，从而有这些触发器由于只在时钟脉冲边沿到来时发生翻转，从而有效地抑制了空翻现象。效地抑制了空翻现象。4.3主从式触发器主从式触发器的特点是：电路由主触发器和从触发器两部分主从式触发器的特点是：电路由主触发器和从触发器两部分组成，采用主从触发的工作方式。目前广泛使用的是一种主组成，采用主从触发的工作方式。目前广泛使用的是一种主从结构从结构JK触发器

30、。其它还有触发器。其它还有RS触发器、触发器、D触发器、触发器、T触发器、触发器、T触发器。触发器。 4.3.1主从RS触发器1.电路结构主从主从RS触发器由两个同步触发器由两个同步RS触发器构成，如图触发器构成，如图4.19所示。下所示。下面的面的4个与非门个与非门G5G8构成主触发器。上面的构成主触发器。上面的4个与非门个与非门G1G4构成从触发器。加在主触发器上的时钟脉冲构成从触发器。加在主触发器上的时钟脉冲CP经过门经过门G9反反相后再加到从触发器上，即主、从两个触发器所要求的时钟相后再加到从触发器上，即主、从两个触发器所要求的时钟脉冲彼此反相。脉冲彼此反相。(a) (b) (c)图图

31、4.19 主从式主从式RS触发器触发器 (a) 逻辑图逻辑图 (b) 曾用逻辑符号曾用逻辑符号 (c) 国标逻辑符号国标逻辑符号2.工作原理主从触发器的触发翻转分为两个节拍：1）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有： （4.7）从触发器控制门G3、G4封锁，其状态保持不变。2）输出信号过程从触发器控制门G3、G4封锁，其状态保持不变。CP下降沿到来时有效 （4.8）01RSQRSQnmnm01RSQRSQnn3.电路特点电路特点主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转

32、的特点。但其仍然存在着约束问题，即在CP1期间，输入信号R和S不能同时为1。4.3.2主从主从JK触发器触发器1.电路结构电路结构主从RS触发器虽然避免了空翻现象，但使用时仍有约束条件RS=0。为此，将触发器的两个互补的输出端信号通过两根反馈线分别引到输入端的G7、G8门，这样，将图4.19所示的主从RS触发器改接成图4.20（a）的形式，即构成了主从JK触发器。从图4.19与图4.20可知，RS触发器转换到JK触发器的关系式为R=K Q、S= 。图4.20（d）中，和输入端的圆圈表示低电平有效。而CP端的小圆圈表示在CP脉冲的后沿（下降沿）才将主触发器的状态传送到从触发器，并确定输出状态。(

33、a) (b) (c) (d)图图4.20 主从式主从式JK触发器触发器 (a) 逻辑图逻辑图 (b) 曾用逻辑符号曾用逻辑符号 (c) 国标逻辑符号国标逻辑符号 (d)与输入主与输入主从从JK触发器的逻辑符号触发器的逻辑符号2. JK触发器的工作原理1) CP=1期间从触发器因 =0被封锁，输出状态保持不变。主触发器由于CP=1被触发，其输出次态Qn+1随着JK输入端的变化而改变。主触发器把CP=1时的状态记忆下来，在CP下跳沿到来时作为输入状态送入从触发器中。 2) CP下跳沿到来时下跳沿到来时主触发器因主触发器因CP=0被封锁，输出状态保持不变。从触发器由被封锁，输出状态保持不变。从触发器

34、由于于 =1被触发，其输出次态被触发，其输出次态Qn+1随着主触发器输出端的变随着主触发器输出端的变化而改变。显然化而改变。显然JK触发器在触发器在CP下跳沿到来时输出状态发生下跳沿到来时输出状态发生改变，且此状态一直保持到下一个时钟脉冲下跳沿的到来。改变，且此状态一直保持到下一个时钟脉冲下跳沿的到来。 3) 异步输入端异步输入端 、 为使用方便，一般集成触发器都设有异步输入端为使用方便，一般集成触发器都设有异步输入端 、 ，低电，低电平有效。平有效。 异步清零为端，异步清零为端， 为异步置位端。因这两个输入为异步置位端。因这两个输入端不受端不受CP的控制故称为异步输入端。的控制故称为异步输入

35、端。当当 =0（ =1）时，因）时，因G2门输入端有低电平使门输入端有低电平使Q=1， =0；当当 =0（ =1）时，因）时，因G1门输入端有低电平使门输入端有低电平使 =1，Q =0。实现了异步清零和异步置位。实现了异步清零和异步置位。 3.JK触发器逻辑功能的描述因因 根据根据RS触发器的特征方程，可得主从触发器的特征方程，可得主从JK触发触发器的特征方程为器的特征方程为 （4.9）nnQJSKQR,nnnnnnnQKQJQQKQJQRSQ)(1由特性方程可得到其真值表，如表由特性方程可得到其真值表，如表4.7。表表4.7 主从主从JK触发器真值表触发器真值表状态转换图、驱动表、时序图分别

36、如图状态转换图、驱动表、时序图分别如图4.21、表、表4.8、图、图4.22所示。所示。图图4.21主从主从 JK触发器状态转换图触发器状态转换图表表4.8 主从主从JK触发器驱动表触发器驱动表 图图4.22主从主从JK触发器时序图触发器时序图 图图4.23应用实例应用实例4.14.1波形图波形图在画主从触发器的波形图时，应注意以下两点：在画主从触发器的波形图时，应注意以下两点： （1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）下降沿） （2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输）判断触发器次态的依据是时钟脉冲下降沿前一瞬间

37、输入端的状态。入端的状态。 4. 常用集成JK触发器实际应用中大多采用集成实际应用中大多采用集成JK触发器。常用的集成芯片型号有触发器。常用的集成芯片型号有下降沿触发的双下降沿触发的双JK触发器触发器74LS112、上升沿触发的双、上升沿触发的双JK触发触发器器CC4027和共用置和共用置1、清、清0端的端的74LS276四四JK触发器等。触发器等。74LS112双双JK触发器每片芯片包含两个具有复位、置位端的触发器每片芯片包含两个具有复位、置位端的下降沿触发的下降沿触发的JK触发器，通常用于缓冲触发器、计数器和移触发器，通常用于缓冲触发器、计数器和移位寄存器电路中。图位寄存器电路中。图4.2

38、4所示为其管脚排列图。芯片型号中所示为其管脚排列图。芯片型号中含有含有74表示表示TTL集成芯片；含有集成芯片；含有CC或或CD表示表示CMOS集成芯集成芯片。片。图图4.24 74LS112管脚排列图管脚排列图5. 主从JK触发器的特点（1）主从）主从JK触发器采用主从控制结构，从根本上解决了输触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有入信号直接控制的问题，具有CP1期间接收输入信号，期间接收输入信号，CP下降沿到来时触发翻转的特点。下降沿到来时触发翻转的特点。 （2）输入信号）输入信号J、K之间没有约束。之间没有约束。 （3）存在一次变化问题。所谓一次变化问题是指）

39、存在一次变化问题。所谓一次变化问题是指CP=1期间期间J、K不能变化，否则可能产生误动作，错翻一次，不再恢复。不能变化，否则可能产生误动作，错翻一次，不再恢复。 4.3.3 CMOS型主从D触发器 1.电路结构及符号它包含主触发器和从触发器两大部分及其控制门，如图它包含主触发器和从触发器两大部分及其控制门，如图4.25所示。主触发器由或非门所示。主触发器由或非门G1、G2和传输门和传输门TG3组成；从触发组成；从触发器由或非门器由或非门G3、G4和传输门和传输门TG4组成；传输门组成；传输门TG1、TG2分别分别是输入和主、从触发器之间的控制门，传输门又两个互补的是输入和主、从触发器之间的控制

40、门，传输门又两个互补的时钟信号时钟信号C和控制。和控制。RD、SD为异步复位和置位端，高电平有为异步复位和置位端，高电平有效，它与效，它与CP、D的状态无关。的状态无关。(a) (b)图图4.25 CMOS主从主从D触发器触发器 (a) 逻辑图逻辑图 (b) 逻辑符号逻辑符号 2.工作原理工作原理当当RD=SD=0时的工作情况：时的工作情况：1）CP=0时，时，C=0、 =1，TG1、TG4导通，导通，TG2、TG3截止，截止，主、从触发器之间由主、从触发器之间由TG2隔离。主触发器通过隔离。主触发器通过TG1接收输入接收输入信号信号D，使，使 ，即，即Z1和和Z2随随D的状态变化，使信号锁存

41、于主触的状态变化，使信号锁存于主触发器；从触发器通过发器；从触发器通过TG4闭环反馈自锁，保持原来闭环反馈自锁，保持原来Q的状态。的状态。 2）CP=1时，时，C=1， =0，TG1、TG4 截止，截止，TG2、TG3导通，导通，输入通道被封锁。主触发器通过输入通道被封锁。主触发器通过TG3保持保持CP上升沿到来前的上升沿到来前的一瞬间所接收的一瞬间所接收的D信号，而从触发器信号，而从触发器Q的状态根据的状态根据Z1的状态的状态更新，即更新，即 。这类触发器称为主从。这类触发器称为主从D触发器。触发器。 主从触发器由互补的时钟脉冲分别控制两部分，这两部分主从触发器由互补的时钟脉冲分别控制两部分

42、，这两部分在动作时间上是错开的。在动作时间上是错开的。 CP=0时，由主触发器接收外来时，由主触发器接收外来信号，从触发器输出端不改变状态。当信号，从触发器输出端不改变状态。当CP=1信号到来时，信号到来时，从触发器才按照主触发器已翻转好的状态进行翻转，而此从触发器才按照主触发器已翻转好的状态进行翻转，而此时不论外来信号如何变化，主触发器都不改变状态，这就时不论外来信号如何变化，主触发器都不改变状态，这就避免了外来信号对输出端的直接控制，增强了抗干扰能力，避免了外来信号对输出端的直接控制，增强了抗干扰能力，克服了空翻现象。克服了空翻现象。 3.逻辑功能逻辑功能 由对图4.24的分析可知，D触发

43、器具有锁存数据的功能，即置0置1功能。对于CMOS主从型D触发器来说，在CP上升沿到来之前的瞬间，若D=0，则当CP上升沿为1时，触发器的次态Qn+1为0；如果D=1，则次态Qn+1为1。所以D触发器的特征方程为Qn+1D。 D触发器的真值表如表4.9所示。其状态转换图如图4.26所示。 表4.9D触发器的真值表 图4.26 D触发器状态转换图主从主从JK触发器功能完善，并且输入信号触发器功能完善，并且输入信号J、K之间没有约束。之间没有约束。但主从但主从JK触发器还存在着一次变化问题，即主从触发器还存在着一次变化问题，即主从JK触发器中触发器中的主触发器，在的主触发器，在CP1期间其状态能且

44、只能变化一次，这种期间其状态能且只能变化一次，这种变化可以是变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。于是出现了边沿抗干扰能力尚需进一步提高。于是出现了边沿JK触发器触发器.边沿触发器的次态仅取决于边沿触发器的次态仅取决于CP下降沿（或上升沿）到达前瞬下降沿（或上升沿）到达前瞬间的输入信号状态，而在此之前或之后的一段时间内，输入间的输入信号状态，而在此之前或之后的一段时间内，输入信号状态的变化对输出状态不产生影响，克服了一次变化的信号状态的变化对输出状态不产生影响，克服了一次变化的问题。边沿触发器具有工作可靠性高、抗干

45、扰能力强、不存问题。边沿触发器具有工作可靠性高、抗干扰能力强、不存在空翻现象和一次翻转的问题等优点。在空翻现象和一次翻转的问题等优点。常见的边沿触发器有常见的边沿触发器有CP脉冲上升沿触发（如维持阻塞触发器）脉冲上升沿触发（如维持阻塞触发器）和和CP脉冲下降沿触发（如负边沿触发器）两大类。脉冲下降沿触发（如负边沿触发器）两大类。 4.4 边沿式触发器边沿式触发器.1 电路结构电路结构(a) (b)图图4.27 边沿边沿D触发器触发器 (a) 维持阻塞维持阻塞D触发器电路触发器电路 (b) 逻辑符号逻辑符号 (c) 集成边沿集成边沿D触发器触发器在图4.27所示电路中，驱动输入DD1D 2， 为

46、异步置位端， 为异步复位端。连线称为置0维持线，连线称为阻塞置1线，连线称为置1维持线，连线称为阻塞置0线。下面结合当 = =1的条件下，分析这几条线的作用，并介绍其正边沿触发的特点。 4.4.2 负边沿负边沿JK触发器触发器负边沿触发器的输出端是根据CP下降沿到达瞬间所处输入信号的状态来决定的。而在CP其他时刻，输入信号状态的变化对触发器状态不产生影响。下面以负边沿JK触发器为例，说明负边沿JK触发器的功能和工作特点。 2.工作原理和逻辑功能分析工作原理和逻辑功能分析从图4.27中看到，G1和G2、G3和G5、G4和G6分别组成了基本RS触发器。1）当D=0时按D触发器的功能，不论Qn是什么

47、状态，Qn+1D=0，结合电路来看，CP=0期间，G3、G4输出为1， ，Q维持原稳态不变。因为D=0，G5也输出为1，这样G6输入端全为1，而输出为0。在CP=1的上升沿时刻，由G3、G5构成的基本RS触发器的输入条件是一端为0（因为D=0），另一端为1，所以G3输出一定是0。此时由置0维持线将这个0送给门G5使G5维持输出1不变，D即使变了，对也没有影响。同时在通过阻塞置1线，保证G4、G6组成的基本RS触发器两个输入端信号全是1（一端是CP，另一端是线），其输出状态将维持不变， =1。因为 =1、 =0，所以由G1、G2组成的RS触发器就一定置0。1 RSSSR 2）当D=1时 同理，如

48、果D=1，在CP=0期间，G3、G4输出为1，门G5因输入端全为1而输出0，门G6因输入端有0而输出为1（G5的输出通过线送给了G6），当CP=1的上升沿到来时，G4因输入端全为1而输出0。这个0一方面送给G2，使Q置1，另一方面通过置1维持线送给G6，使G6维持输出1，G4自锁为0。保证=0不变，同时通过阻塞置0线送给门G3，保证 =1。这样在 =0、 =1前提下，G1、G2组成的基本RS触发器就一定置1，即Q=D=1。 SR 综上所述，线、的作用是保证D=0时在CP上升沿瞬间使触发器置0，即保证在CP=1期间维持 =0、 =1的条件，CP上升沿过后D可任意变化；线、的作用是保证D=1时，在

49、CP上升沿瞬间使触发器置1，即保证在CP=1期间维持 =1 . =0的条件， CP上升沿过后， D可任意变化。这种维持D触发器是属于正边沿触发器，只要在CP正边沿到来之前的极短时间内输入端D不存在干扰，触发器就会有正确的输出。所以这种触发器也具有抗干扰能力强，工作稳定可靠的特点。 RSRS 4.4.2 负边沿负边沿JK触发器触发器.1 电路结构及特点电路结构及特点 (a) (b)图4.29 负边沿JK触发器 (a) 逻辑图 (b) 逻辑符号2.工作原理和逻辑功能分析工作原理和逻辑功能分析设触发器的=1，而初始状态为0，即Q=0、=1。 1）CP=0期间，与门B、B及G3、G4同时被CP的低电平

50、封锁，P=P=1，门A、A是打开的，基本RS触发器的Q和通过A、A的反馈互锁保持不变。 2）CP=1期间，门B、B被解除封锁，基本RS触发器的状态可以通过B、B继续保持原状态不变，这时可写出各门输出函数逻辑表达式： (4.10)由 和 的表达式可知，J、K无论为何值，在CP=1期间输出均不改变状态。1nQ1nQ1nQ下面再分析在CP的上升沿和下降沿到来的瞬间，电路工作状态所起的变化。 3）在CP由0跳到1的上升沿瞬间，由于G3、G4门传输时间的延迟作用，门B、B先打开，先有 ，这时与上述CP=1的情况相同，由式（4.7）可知： ，可见J、K不起作用。4）在CP由1跳到0的下降沿瞬间，情况就不同

51、了。由于与非门G3、G4传输时间的延迟作用，B、B先关闭，B、B=0，而P、P则要保持1个tpd的延迟时间，就在这一极短时间内，使 、 ，而与或非门相当于构成与非门的基本RS触发器，对应 ，代入同步RS触发器的特征方程得到。nnnnQKQJQBQBAA，随后才出现，nnnnQQQQ11,nQJP nnnnQKQJQRSQ1 此后，门B、B和G3、G4被CP=0封锁，使触发器状态Q不再受J、K信号影响而变化。由此可知，该触发器只有在CP下降沿到来的时刻，才能使输出Q发生变化，具有边沿触发的特点。 负边沿JK触发器的逻辑符号、真值表、状态转换图与主从式JK触发器相同。 4.4.3边沿边沿JK触发器的特点触发器的特点(1)边沿触发，无一次变化问题。 (2)功能齐全，使用方便灵活。(3)抗干扰能力极强，工作速度很高。4.5不同类型时钟触发器间的转换不同类型时钟触发器间的转换1.转换的概念转换的概念所谓转换就是把一种已有的触发器加入转换逻辑电路，使之成为另外一种逻辑功能的触发器，如图4.31所示。图4.31 转换框图 2.转换步骤转换