数字电子技术课程设计说明书--射击自动报靶器

1、课程设计说明书课程名称： 数字电子技术课程设计题 目： 射击自动报靶器学生姓名： 专 业：电子信息科学与技术 班 级： 学 号： 指导教师： 日 期： 2012年 3 月 11日射击自动报靶器一、设计任务与要求1、用11个开关信号模拟环数取样信号，分别表示（0、1、2、3、4、5、6、7、8、9、10）环，其中0表示没射中，每次射击完毕后立刻显示环数 2、每个人可以射击5次，5次后射击次数自动清零，表示此人不能再射击 3、自动统计累计环数并显示 4、自动统计中靶次数并显示。二、方案设计与论证从设计要求可以看出是要设计出一个能够实现自动显示射击次数、单次射击环数、中靶次数以及中靶总次数的自动报靶

2、器。由其功能可以看出在此设计中要用到编码器、计数器、加法器、寄存器、译码器、门电路以及一些基础元件来设计出相对应的功能。 1、设计方案 （1）电路原理框图 （2）设计思路1开关信号模拟环数取样信号 选用十一个开关，分别代表打靶成绩：1、2、3、4、5、6、7、8、9、10 环，其中10环用A 显示，每次只有一个开关从高电平变到低电平。 2编码电路 选用74LS148优先编码器，将两个编码器、非门和与非门连接成164线 优先编码器，对十一个摸拟信号进行编码。 3加法电路 用6个 74LS183全加器连接成6位串行进位加法器电路。实现对五射击 靶数的累加。 4寄存电路 用两片74LS175四位寄存

3、器，对加法电路的每次输出结果进行寄存。 56位二进制8421BCD 码转换电路 列出64行的真值表，然后画出8*8卡诺图并化简，写出Y1Y8逻辑表达 式，再化成与非与非形式，最后连接成组合逻辑电路。 6计数器电路 计数器电路分为射击次数计数和中靶次数计数两部分。两部分都选用 74LS160计数器，射击次数部分用反馈置零法接成5进制计数器，并用十 一个开关模拟信号用组合逻辑电路连接成CP 脉冲，当第五次射击完成立即 清零。中靶次数部分则以优先编码器的四个输出通过组合逻辑电路连接成 CP脉冲。 7显示电路 选用七段显示译码器对单次靶数、射击次数、中靶次数、中靶总次数进行 显示。 8复位清零电路 通

4、过一个接电源的开关连接在对中靶次数进行计数的74LS160的CLR' 端和 两个寄存器74LS175的CLR' 端，对中靶次数和总次数进行手动复位清零。三、单元电路设计与参数计算1、开关模拟环数取样信号电路单元设计 分析：该单元利用开关来模拟数字电路中的高电平与低电平，高电平用二进制数1表示，低电平用二进制数0表示。因此用十一个开关来摸拟高低电平，并送入芯片74LS184优先编码器早进行编码。从而达到了模拟打靶环数的目的。 2、优先编码器单电路设计 分析：该单元电路用到两片74LS148优先编码器，将第1片的EO' 接第2片的EI' 端，则只有当第1片没有编码输

5、入信号时，第2片才能工作，这样就把两片74LS148进行了优先权排队，第1片的优先权高于第2片。由于每片74LS148本身已经对它的8个输入端按优先权高、低进行了排队，所以就形成了164优先编码器。输出最高位则由第1片的GS' 产生。3、计数器和CP 脉冲单元电路设计 分析：射击次数计数部分的 CP 脉冲是由十一个开关模拟信号通过组合逻辑电路连接而成的，这个CP 脉冲同时也是两个74LS175寄存器的CP 脉冲。将计数器用反馈置零法接成5进制计数器，其它没有引脚接相应的高低电平。这样射击次数的功能就实现了。中靶次数计数部分的CP 脉冲则由编码单元电路的四个输出通过组合逻辑电路连接而成的

6、。其它引脚接相应输入输出即可。 4、加法和寄存单元电路设计 分析：加法器电路是由六个74LS183全加器组成的一个四位串行进位加法器电路，其输入为编码器输出的四位二进制数和由寄存器寄存的上一次的射击环数，没用到的引脚则接相应的高低电平。这样就实现了对射击环数的累加。 寄存器部分则用两个74LS175对加法器的每次结果进行寄存，在CP 脉冲的每个上升沿寄存器的内容更新一次。 5、6 位二进制数8421 BCD 码转换组合逻辑电路 3 4 13 14 10 11 15 12 46 45 VCC 5V 24 VCC 69 26 21 6 5 978 23 16 22 18 19 20 17 25 2

7、7 29 28 30 36 33 37 43 38 34 39 40 35 41 50 47 48 49 51 52 53 54 55 56 31 32 42 44 57 59 58 0 63 U80 U81 61 62 DCD_HEX DCD_HEX 64 65 66 分析： 此组合逻辑电路是为了实现 6 位二进制数到八位 8421BCD 码的转换而设计 的。比如：6 位二制数 110001 经过这个电路就会转换成 0100 1001，从而可以实 现用两个七段显示译码器来显示总成绩。 设计过程：列出 64 行的真值表，然后画出 8*8 卡诺图并化简，写出 Y1Y8 逻辑表达式，再化成与非与非

8、形式，最后连接成组合逻辑电路。 6、复位清零电路 通过一个接电源的开关连接在对中靶次数进行计数的 74LS160 的 CLR'端和 两个寄存器 74LS175 的 CLR'端，对中靶次数和总次数进行手动复位清零。 四、总电路工作原理及元器件清单 1总原理图 VCC 5V 0 13 14 1 15 16 1 A1 3 B1 4 CN1 0 14A S1 6 1CN1 5 45 14B 1 A1 3 B1 4 CN1 S1 6 1CN1 5 44 43 15A 1 A1 3 B1 4 CN1 S1 6 1CN1 5 1 A1 3 B1 4 CN1 42 15B S1 6 1CN1

9、5 1 A1 3 B1 4 CN1 36 16A S1 6 1CN1 5 1 A1 3 B1 4 CN1 16B S1 6 1CN1 5 2 17 18 4 19 5 0 VCC 5 4 3 2 1 13 12 11 10 3 VCC 5V 74LS183D 30 74LS183D 31 74LS183D 74LS183D 49 48 74LS183D 74LS183D 47 13 74LS148D 67 U22A 55 74LS08D U23A 58 17 4 1D 5 2D 12 3D 13 4D 1 CLR 9 CLK 1Q 1Q 2Q 2Q 3Q 3Q 4Q 4Q 2 3 7 6 10

10、 11 15 14 5 4 3 2 1 13 12 11 10 EI D7 D6 D5 D4 D3 D2 D1 D0 EI D7 D6 D5 D4 D3 D2 D1 D0 X1 X2 2.5 V 2.5 V 72 80 4 1D 5 2D 12 3D 13 4D 1 CLR 9 CLK 46 X5 X6 EO GS A2 A1 A0 EO GS A2 A1 A0 6 8 12 74LS148D 18 1Q 1Q 2Q 2Q 3Q 3Q 4Q 4Q 2 3 7 6 10 11 15 14 15 14 15 14 6 7 9 7 8 20 1 2 4 3 6 5 7 6 7 9 X3 X4 74L

11、S175D 74LS175D 21 单次靶数 U5 27A X7 DCD_HEX 28A 28B 28C 70 2.5 V 2.5 V 2.5 V 2.5 V 98 78 56 9 VCC 10 22 U25A 74LS04D U24A 74LS04D 62 63 59 26 54 VCC U29A U30AU32A U34A U33A U36A U37A U38A U39A U40A U41A U42A U43A 74LS00D 74LS10D74LS10D 74LS22D 74LS00D 74LS10D74LS10D 74LS22D 74LS22D 74LS22D 74LS22D 74LS

12、22D 74LS22D U45 74LS30D 64 75 60 57 65 69 68 77 U31A U35A 74LS00D 74LS10D 53 76 71 73 74 84 U71A 74LS00D 85 95 U75A 74LS10D 97 61 U69A 74LS15D U70A 74LS15D U72A 74LS15D 96 U73A 74LS15D U74A 74LS15D 52 U46 74LS30D 79 U47 74LS30D U48 74LS30D 82 81 U49 74LS30D 83 U50 74LS30D U51 74LS30D 89 86 U52 74LS3

13、0D 90 U53 74LS30D U54 U55A U56A U57A U58A U59A 74LS30D 74LS22D 74LS22D 74LS22D 74LS22D 74LS22D 91 87 92 93 88 94 U60 74LS30D 103 U61 74LS30D 104 U62 U63 74LS30D 74LS30D U64 74LS30D U65 74LS30D 108 109 U76 74LS30D U68A U67A 74LS22D 74LS22D 111 23 0 J11 21 20A 74LS30D 74LS40D 25 9 X8 2.5 V 10 X9 2.5 V

14、 11 X10 2.5 V 12 2.5 V U27A 74LS04D U28A 74LS04D U26A 74LS04D 74LS04D VCC 5V 24 23A 24B 74HC32D_4V 74HC32D_4V 22A 74LS02D 射击次数 U13 28 2 击中次数 27 1 U8 106 105 107 110 112 U22B 74LS08D VCC 5V U9 102 3 A 4 B 5 C 6 D DCD_HEX 3 25A 74HC36D_4V VCC 5V 3 A 4 B 5 C 6 D 7 ENP 10 ENT DCD_HEX U10 QA 14 QB 13 QC

15、12 QD 11 RCO 15 U77A 74LS21D 113 U79A 115 74LS10D 114 U78A 74LS21D QA 14 QB 13 QC 12 QD 11 RCO 15 32 33 34 35 29 VCC 39 4137 38 0 U44 74LS30D VCC 2 7 ENP 10 ENT 9 LOAD 1 CLR CLK 总环数 U80 U81 U1D 74LS00D 9 LOAD 1 CLR 2 CLK 40 74LS160D 26A 50 74LS05D X11 2.5 V 74LS160D U2A 66 74LS05D 74LS05D U3A X12 DC

16、D_HEX X13 2.5 V X14 2.5 V 117 2.5 V 118 DCD_HEX X15 X16 2.5 V X17 2.5 V X18 2.5 V 51 2.5 V 116 119 120 121 2电路完整工作过程描述（总体工作原理） 电路开始工作后， 由开关控制输出模拟的环数取样信号，每次输出一组二进 制代码，和一个由处理产生的 CP 脉冲。这组代码经过优先编码器进行编码并输 出， 然后在七段显示译码器上显示出这次射击的环数。同时统计中靶次数的计数 器在以优先编码器输出处理而成的 CP 脉冲的作用下开始计数，每个下降沿的到 来计数加一，当没射中时，则 CP 脉冲不产生下降沿

17、，从而不加一。 而由开关模拟的环数取样信号处理而成的 CP 信号则直接对统计射击次数的 计数器起作用，同样也是每个下降沿来时计数加一。这个 CP 信号还通过一个非 门与两个 74LS175 寄存器的 CLK 相连，从而控制寄存器内容的更新，每一个上升 沿更新一次。 优先编码器产生的四位二进制代码将输入到六位串行进位加法器中，与寄 存器所寄存的数相加，相加后的结果就寄存在寄存器中。 寄存器寄存的六位二进制数则输入六位二进制8421BCD 码转换组合逻辑 电路中，经过转换后输出的 8 位 8421BCD 码能过两个七段显示译码器显示。 以上过程重复 5 次后， 由于统计射击次数的计数器被连接成五进

18、制计数器， 所以在计数到五时会立即清零。 而统计中次数和寄存器不被清零，分别计下了一 个选手的中靶次数和总成绩。 等到计下成绩后，经手复位清零电路对其进行清零 复位。 3元件清单 元件序号 0-11 U9、U10 14-16 17-18 U5 U13 U8 U80 U81 型号 SPDT 74LS160D 74LS183D 74LS175D DCD_HEX 74LS30D 20-75 74LS40D 74LS02D 主要参数 space 74LS160D 74LS183D 74LS175D DCD_HEX 74LS30D 74LS40D 74LS02D 71 各种门电路 数量 12 2 6 2

19、 5 备注 模拟打靶环数 计数器 全加器 寄存器 七段显示译码 器 74LS05D 74HC32D_4V 74LS15D X1X18 数字探针 74LS05D 74HC32D_4V 74LS15D 门限电压 2.5V 18 检查电路时所 需 五、仿真调试与分析 打开仿真开关，随机拨动开关，始电路开始工作。通过五次输入模拟环数 取样信号后，发出总成绩和实际的不同，还有中靶次数不清零，而是显示 1。因 此我的判断和修改如下： 我是选用两计数器和两寄存器共用同一个清零信号，这 个清零信号由统计射击次数的计数器的输出端处理而成， 当射击次数到五时立即 清零，统计中靶次数的计数器之所以不能被清零应该是

20、CP 脉冲比清零信号慢到 达计数器， 因此我在清零信号上接两个非门。至于总成绩不对不是加法器有错就 是 6 位二进制数8421BCD 码转换组合逻辑电路有问题，我检查加法器无误后确 定是 6 位二进制数8421BCD 码转换组合逻辑电路有问题。我就对此进行了检查 修改。然后再进行仿真，结果中靶次数同步清零了，总成绩也能出现正确的结， 但还是对有些数的统计还是不对。之后我又想起了寄存器是不是有问题,结果经 过我的发现，我确定是寄存器的 CP 脉冲太快到达了，这样在加法器还没有完成 加法的时候就已经更新了，从而出现错误，于是我在 CP 脉冲上接两个非门，让 CP 脉冲延缓到达，最后能过仿真确认无误

21、。 在多次仿真过程中，我部觉得有些不是很对，但就是不知道是哪里有问题， 最后我发现中靶次数和总成绩不能与射击次数同步清零，如果同步清零的话，在 射击五次后不能统计中靶次数和总成绩， 因此我为统计中靶次数的计数器和寄存 器独立做了一个清零复位电路。 现在电路的结构太过复杂，由于我个人能力有限，简化不了，希望老师给予 指点。 六、结论与心得 在这次设计中遇到了很多实际性的问题，在实际设计中才发现，书本上理 论性的东西与在实际运用中的还是有一定的出入的， 所以有些问题不但要深入地 理解，而且要不断地更正以前的思维。一切问题必须要靠自己一点一滴的解决， 而在解决的过程当中你会发现自己在飞速的提升。对于教材管理系统，其理论知 识相对而言是比较简单的， 主要是讲解一些基本的概念以及一些简单的设计中需 要用到的一些基本芯片的排线，各个接口的功能以及整个芯片可以实现的功能， 然而程序设计是一个很灵活的