抗辐射技术调研

1、抗辐射技术调研抗辐射技术调研1.总剂量效应2.单粒子效应3.测试方法4.研究内容总剂量效应总剂量效应总剂量效应（TID）：光子或高能离子在集成电路的材料中电离产生电子空穴对，电子空穴随即发生复合、扩散和漂移，最终在氧化层中形成氧化物陷阱电荷或者在氧化层与半导体材料的界面处形成界面陷阱电荷，使器件的性能降低甚至失效总剂量效应总剂量效应TID加固设计技术：环形栅、加保护环和H结构、源漏注入控制在薄氧区域、采用无边缘N型晶体管等总剂量效应总剂量效应国外文献报导：1. 随着IC集成规模和加工精度的提高，栅氧的厚度逐渐减小，TID效应也在减小。当栅氧的厚度低于10nm时，栅氧的TID加固就不存在了，主要

2、的加固问题放在场氧的横向结构，用浅槽隔离方法(STI)来解决。当CMOS沟道长度0.3V;n (2)P沟道阈值电压最大为2.8V，即Vtp2.8V;n (3)阈值电压漂移Vth=1.4Vn (4)功耗电流Iss=100倍的最大规范值;n (5)传输延迟时间:Tplh=1.35倍最大规范值；Tphl 1Mrad)生产：commercial 0.25um shallow trench isolated(STI)特点：RadHard-by-Design:环形栅、沟道阻断、自恢复寄存器、宽金属总线Ramon Chips（300Krad）ISRAEL生产：0.18um, 0.13um standard

3、CMOS process特点：Rad-Hardened by Design cell library应用：leon3-FT SoCIEEE Journal of Solid-state circuits (1Mrad）生产：0.25um特点：RHBD可行性可行性哈工大生产：0.5um，0.25um，0.18um工艺特点：1.软件工具，晶体管级/RTL敏感性路径分析软件2. 系统结构与算法3. 存储器多位错加固算法与版图技术4. 创新动力5. 合适的价格6. 合作沟通差距1. 实际抗辐射投片经验2. RHBD库可行性可行性哈工大0.25um下1.电路/版图级抗辐射组合电路单元设计2.自恢复寄存器

4、单元设计3.高可靠SRAM单元及电路设计基于国内商业IC生产线完成抗辐射SoC设计是完全可行的！常用方法常用方法抗剂量率引起的SEL 抗SEL有以下几种方法：使使P P型衬底充分接地，型衬底充分接地，N N型衬底充分接电源型衬底充分接电源用场隔离方法设计抗闩锁电路用场隔离方法设计抗闩锁电路采样外延衬底采样外延衬底 其中，最有效的方法是从工艺入手，在N+或P+为衬底的高阻外延片上制作CMOS电路，在版图设计时，在阱内增加埋层，P阱加P+埋层，N阱增加N+埋层常用方法常用方法抗总剂量效应引起的阈值损伤采用无场区或场区加环的设计方法，减少场区漏电流。其中环形栅设计不存在场区漏电，能有效提高抗总剂量效应。工艺上，可采样加固的栅氧化层降低空穴捕获率，采用场区加固技术降低边缘漏电流。此外，薄氧化层对提高器件的抗总剂量能力十分有效。一般情况下，0.18微米以下工艺具有本征抗100Krad总剂量能力。常用方法常用方法抗辐射电路设计原则 晶体管比例变化：P管和N管的W/L从2.02.5增加到2.53.0. 输出负载能力的变化:驱动器件的W/L提高10%25% 避免使用动态逻辑:辐射产生的光电流会使动态电路节