01_AVRCPU内核

1、AVRCPU内核介绍这部分讨论AVR内核的总体结构。CPU内核的主要作用是保证程序的正确执行。因此， CPU必 须能够进行以下操作：访问内存、执行计算、控制外围设备、处理中断。结构概述Instrijctior RegisterFigure 3. Block Diagram of the AVR MCU ArchitectureFlashProgram MemoryProg ramCm n 但 1rati Bus 8-bitStatusand ControlIrstructionDecoderControl Lines32 xB General Purpose RegistrersWaichdo

2、g TimerAnalogComparatorI/O ModulelI/O Module nataSRAMI/O LinesI/O Module 2为了最大化性能和并行处理能力，AVR使用了哈佛结构一一程序和数据拥有独立的存储器和总线。程序存储器中的指令以单级流水线方式执行，执行指令的同时，从程序存储器中预取下一条指令， 使得指令能在单个时钟周期内被执行。程序存储器采用在系统可重复编程的Flash存储器。快速访问寄存器组(RegisterFile)包含32个8位通用寄存器，它们具有单周期访问时间。这就实现了单周期的ALU运行。在典型白一次ALU操作中，以下工作将在一个时钟周期内完成：从寄存器组

3、取两个操作数、执行计算、计算结果存回寄存器组。32个寄存器中的6个寄存器可构成3个16位间接寻址寄存器指针 以用作数据空间的寻址，提高 了地址计算的效率。其中1个地址指针也可用于Flash程序存储器中查表的地址指针。这些附加功能寄存器是16位的X、Y、Z寄存器，稍后将对它们进行描述。ALU支持寄存器之间或 寄存器与常量之间的算术逻辑运算,也支持 单寄存器操作。算 术运算之后，状态寄存器（SREG）将发生更新以反应与计算结果有关的信息。程序流由“条件”和“非条件”跳转（jump）、调用（call）指令提供，能够直接访问整个地址空 问。大多数AVR指令具有16位字格式。每一个程序存储器地址下包含一

4、个16位或32位的指令。Flash程序存储器空间划分为两个部分：Boot程序部分、应用程序部分。这两个部分均有专用的 锁定位提供“写”和“读/写”保护。用于向Flash存储器的应用程序部分进行写入的 SPM指令必须 驻留于Boot程序部分。中断和子程序调用期间，返回地址程序计数器（PC）存储于堆栈。堆栈实际上分配于通用数据SRAM中，因此堆栈的大小仅受限于 SRAM的大小和使用。所有的用户程序必须在复位（reset）例 程中初始化SP （堆栈指针）（在执行任何子程序和中断之前）。在I/O空间中，SP是可以进行读/写访 问的。在AVR架构中，对SRAM的访问有5种不同的寻址模式。AVR架构中的内

5、存空间均是线性和规则的内存映射。灵活的中断模块在I/O空间具有自己的控制寄存器。止匕外，在状态寄存器中还设置了全局中断使 能位。所有的中断在中断向量表中具有独立的中断向量（中断处理程序入口）。中断优先级与中断向量的位置有关，中断向量的地址越低，优先级越高。I/O内存空间包含64个地址用于CPU的外围功能，比如控制寄存器、SPI、其他的I/O功能。I/O 内存可直接访问，或作为紧跟寄存器组的数据空间地址（$20-$5F）访问。ALU高性能AVRALU和所有的32个通用寄存器联合工作。单时钟周期内，执行一次能用寄存器之间 的算术运算或寄存器与立即数之间的算术运算。ALU的操作分为三个主要的类别：算

6、术、逻辑、位功能。有些结构的实现中会提供乘法器，能够支持有符号、无符号及小数格式的乘法。详见 “ - - -J，instructionsei:早下。状态寄存器（SREG）关于最近执行的算术运算指令结果的信息会体现在状态寄存器中。这些信息可用于改变程序流以执行条件操作。注意，状态寄存器会在所有的ALU操作之后进行更新。在大多数情况下，这样可以免除使用专用比较指令的必要，有利于产生更快和紧凑的编码。当进入中断的时候，状态寄存器不会自动保存；当从中断返回时，状态寄存器也不会自动恢复。因此，这些工作必须由软件进行。AVR状态寄存器SREG的定义如下所示：Bit765A3210I SR EG1 11HS

7、 | VN2 CRti?dA/Vr ileR/WRAVR/WR/WR/0R/WR/WR/WInitial Value0Q000C00? Bit 7 I: Global Interrupt Enable必须置1全局中断使能位以使能中断。各自的中断使能控制由各自的控制寄存器提供。如果全局中断使能位清0,将禁用所有中断，而不管各自的中断使能设置如何。当一个中断发生后，I位由硬件清0 （硬件不允许中断嵌套，即 MCU向应一个中断后将禁用全局中断，不再响应其他中断直到该中断例程结束）；RETI指令将置1全局中断使能位以继续响应随后可能发生的中断。止匕外，可使用 SEI 和CLI指令进行I位的软件置1和清

8、00? Bit 6 T: -Bit Copy Storage助记符操作数描述操作标记耗费时钟周期BSTRr, b寄存器到T的位存储T-Rr(b)T1BLDRd, bT到寄存器的位装载Rd(b)-TNone1位复制指令BLD （BitLoad）和BST （BitStore）使用T位作为操作“位”的源和目的。使用 BST 指令可将寄存器组中某个寄存器的特定位复制进T中；使用BLD指令可将T中的位复制进寄存器组中某个寄存器的特定位。? Bit 5 H：-Half Carry Flag半进位标志H用于指示一些算术运算中的半进位。半进位在BCD算术运算中很有用。? Bit 4 S:-Sign Bit,

9、S = N VS是N （负数标志）和V （补码溢出标志）的异或值。? Bit 3 V: -Two ' s Complement Overflow Flag补码溢出标志用于支持补码算术。? Bit 2 N：-Negative Flag指示算术或逻辑运算的结果为负。? Bit 1 Z: -Zero Flag指示算术或逻辑运算的结果为00? Bit 0 C:-Carry Flag指示算术或逻辑运算的进位。通用寄存器组寄存器组针对AVR的增强RISC指令集进行了优化。为了获得所需的灵活性和性能，寄存器组支持以下输入/输出方案。One 8-bit output operand and one 8

10、-bit result input Two 8-bit output operands and one 8-bit result input Two 8-bit output operands and one 16-bit result inputOne 16-bit output operand and one 16-bit result input图4展示了 CPU中的32个通用寄存器的结构。70Wdr.$00General Purpose Working RegistersROR1数据空间JUNR2-$0D$0E50F $10 $11$1AX|-register LowByte$1BX-

11、register HighByte$1CY-register LowByte$1DY-register HighByte$1EZ-register LowByte$1FZ-register HighByteR13R14R15R16R17,«R26R27R28R29R30R31大部分面向寄存器组的指令都能够直接访问所有的寄存器，而且大部分指令是单周期指令。如图4所示，每个寄存器都分配了我一个数据内存空间地址，直接将他们映射到用户数据空间的前32个位置。尽管寄存器组没有在实体上作为 SRAM的一部分，这样的内存组织在寄存器访问上面 提供了强大白灵活性，X、Y和Z指针寄存器可被设置用来索引

12、组中的任何寄存器。X、Y、Z寄存器R26至R31的寄存器除了通常的用途外，还有附加功能。这些寄存器可作为16位地址指针，提供对数据空间（DataSpace的间接访问。这三个间接地址寄存器 X、Y和Z的定义如下图所示：15!,0X - register 1D 口15YHYL口Y - register R29|$l口）R2S 但IC15ZHZLQZ - register R31 |$1FR阅 01C）在不同的寻址模式下，这些地址寄存器的功能有：固定偏移量、自动增量、自动减量。堆栈指针堆栈主要用于存放临时数据，比如存放局部变量、中断和子程序调用后的返回地址。堆栈指针寄 存器（16位寄存器,SPH?口

13、 SPL对应的数据空间地址为$005和$005D）始终指向栈顶。注意，AVR 的堆栈设计成从高地址往低地址生长。这就意味着PUSH指令会减小堆栈指针。如果软件在子程序调 用或中断之后从堆栈中读取 PC的值，需要屏蔽掉未用的13到15位（PC宽为13位，用于寻址8k的 Flash ） o堆栈指针指向SRAM数据堆栈，子程序和中断的栈分配于此。数据 SRAM中的堆栈空间必须由 程序预先定义，即在执行任何子程序或使能任彳中断之前。堆栈指针必须指向地址高于$60的区域。使用PUSH指令将数据压入堆栈时，堆栈指针减1;因为子程序调用或中断而将返回地址压入堆栈时， 堆栈指针减2。使用POP指令将数据从堆栈

14、弹出时，堆栈指针加 1;因从子程序返回（RET）或从中 断返回（RETI）而使得数据弹出堆栈时，堆栈指针加 2。堆栈指针是I/O空间里的两个8位寄存器。实际使用的位个数取决于实现。 注意，在AVR架构的些实现中，因为数据空间很小，因此只需要 SPL就足够了，而SPH寄存器则不会出现Bit151413121110gB| SP13SP14SP13 |'PS ISP11SP1。ISP&SPS ISPHI MSP&5P51SP4 1SP3spn1SP1 SPO ISPL7e54321DRead/WriteR/WR/WRAVRM'R/WRMR/WR/WRAMR/WRAA/

15、R/WR/WRF'R/WRMJInitial Value0000000D000000o口指令执行时序这部分介绍指令执行的访问时序。AVR的CPU由CPU时钟clkCPU驱动，该时钟由选中的时钟源 产生。没有使用内部时钟分频图6描述了哈佛架构和快速寄存器访问所使能的并行指令获取和执行。这是获得IMIPS/MHz的基本流水线概念。Figure 6, The Parallel Instruction (Fetches and Instruction Executions11 1T112T3l1ilii111T4dkCPUI，_n _/ v_-111st Instruction Fetch/i

16、 !1X1 /i11st Instruction Execute111-112nd Instruction Fetch2nd Instruction Executeii!_/1111 jj；Lzv3rd Instruction Fetch1113rd Instruction Execute 1111 J/4th Instruction Fetch ； 1111111II图7展示了寄存器组的内部时序概念。在单时钟周期内，执行了使用两个寄存器操作数的ALU操作，并将结果存回目的寄存器。Figure 7, Single Cycle ALU OperationTiT2T3T4iiiiiidkcpu -

17、J''_I LLU i _iiiTotal Execirtion Time -KI11IlIIRegister Operands Fetch （）IIIALU Operation Execute （""3 '；'IIIResult Write Back <""；!复位和中断处理AVR提供了数个不同的中断源。这些中断和独立的复位（Reset）向量（硬件决定的特定中断的入口地址）在程序内存空间（Flash）中均有各自独立的程序向量。所有的中断均分配有独立的使能 位，欲便能中断必须同时便能独立的使能位和状态寄存器中的全局使

18、能位。取决于程序计数器的值、 当锁定位BLB02或BLB12被编程时，中断可能会被自动禁用。该特色增强了软件的安全性。详见“内 存编程”章节。程序内存空间的最低地址处默认定义为复位和中断向量。向量的完整列表见“中断”章节。该列 表同时也定义了中断的优先级别：地址越低，优先级别越高。RESET具有最高的优先级，下一个是INTO 外部中断请求00通过设置GICR （通用中断控制寄存器）中的IVSEL位，可以将中断向量 移动到FlashBoot部分的开端，详见“中断”章节。通过编程 BOOTRST熔丝也可将复位向量移动至 FlashBoot部分的开端，详见 “ BootLoaderSupport R

19、ead-While-WhteSelfProgramming” 章节。当中断发生，全局中断使能位（I位）将清0,所有的中断将被禁用（硬件不支持中断嵌套）0用 户软件可以向I位写逻辑1以使能中断嵌套（使用SEI指令）。而后，所有使能的中断均可以中断当 前正在进行的中断例程（采用软件方法实现了中断嵌套）0当从中断指令返回时（执行RETI）, I位将 自动置1。总体上讲有两个类型的中断。第一种类型的中断由置1中断标志的事件所触发，对于这些中断，程序计数器（PC）被引导至实际的中断向量以执行中断处理程序，同时硬件将清零相应的中断 标志。中断标志也可以采用向其标志位所在位置写逻辑1的方法进行清零。如果当对

20、应的中断使能位清零的时候发生了中断条件，中断标志将置1并保持直到中断被使能或中断标志被软件清零（中断挂起）。类似的，当全局中断使能位清零的时候，如果发生了一个或多个中断条件，相应的中断标志将 置1并保持直到全局中断使能位置1,而后再按优先级顺序执行中断。第二种中断只要中断条件满足即触发。这些中断不需要中断标志。如果中断条件在中断使能 前消失，则中断不会被触发。当AVR从某个中断退出时，它将始终返回主程序并再执行一条指令后才能继续响应挂起的中断。注意，当进入中断处理程序时，不会自动保存状态寄存器；从中断返回时，也不会自动恢复状态 寄存器，这些工作需要由软件完成。当使用CLI指令禁用中断时，中断将

21、被立即禁止。在 CLI指令后，不会执行任何中断，即使它和 CLI指令同时发生。下面的例子展示了如何在EEPROM写序列期间使用该方法禁用中断。Assembly Code Examplein rlG t SRSG; store £REG vaI tiecli ； disable interrupts during tiired setiuenceAbt EECii, eemwe ； start kephom write sbi EEFj FFWEout SRBG （ rlG ； res tore SR2G value （I-bit）C Code Examplechar c£TiEG-C5REG - SREG； /*SREG value */* disable intern；pcs ourlng sequence */BECR |- （l«E£r4WE） ； /* start BEPRC1M write */E3