计算机组成原理第4章习题概述

1、第第4章章 习题解答习题解答3. 存储器的层次结构主要体现在哪？为什么存储器的层次结构主要体现在哪？为什么要分这些层次？计算机如何管理这些层次？要分这些层次？计算机如何管理这些层次？缓存缓存-主存，主存主存，主存-辅存这两个层次；辅存这两个层次；缓存缓存-主存解决速度问题；主存主存解决速度问题；主存-辅存解决容量问题；辅存解决容量问题；主存与主存与CACHE之间的信息流动由之间的信息流动由硬件自动完成硬件自动完成；主存；主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过将主存与辅存的一部分通过软硬结合的技术软硬结合的技术

2、组成虚拟存组成虚拟存储器，程序员可使用比主存实际物理地址空间大得多的储器，程序员可使用比主存实际物理地址空间大得多的虚拟地址空间编程，当程序运行时，再由软、硬件自动虚拟地址空间编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。配合完成虚拟地址空间与主存实际物理空间的转换。这这两个层次上的调度或转换操作对于程序员来说是透明的两个层次上的调度或转换操作对于程序员来说是透明的。4. 说明存取周期和存取时间的区别。说明存取周期和存取时间的区别。存取时间仅为完成一次操作的时间，而存取周存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢期不仅包

3、含操作时间，还包含操作后线路的恢复时间。复时间。存取周期存取周期 = 存取时间存取时间 + 恢复时间恢复时间6. 某机字长为某机字长为32位，存储容量是位，存储容量是64KB，按字编，按字编址它的寻址范围是多少？若主存以字节编址，址它的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。试画出主存字地址和字节地址的分配情况。字长字长32位位 32/8=4B 4字节字节 容量为容量为64KB时时v按字节编址，其寻址范围就是按字节编址，其寻址范围就是64K；v按字编址，其寻址范围为：按字编址，其寻址范围为：64KB/4B= 16K0 00 01 12 23 34 44 45 5

4、6 67 78 88 89 9101011114 4(16K-1)(16K-1)4 416K-416K-44 416K-316K-34 416K-216K-24 416K-116K-1字节地址字节地址 字地址字地址 7. 一个容量为一个容量为16K32位的存储器，其地址线位的存储器，其地址线和数据线的总和是多少？当选用下列不同规和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？格的存储芯片时，各需要多少片？1K4位，位，2K8位，位，4K4位，位，16K1位，位，4K8位，位，8K8位。位。地址线地址线 16K=21414根根数据线数据线 32位位32根根 总和总和14 +

5、32 = 46根根 选择不同的芯片时，各需要的片数为：选择不同的芯片时，各需要的片数为：v1K4：（：（16K32） / （1K4） = 168 = 128片片v2K8：（：（16K32） / （2K8） = 84 = 32片片v4K4位：位：32； 16K1：32片；片；v 4K8：16片；片； 8K8：=8片片11. 一个一个8K8位的动态位的动态RAM芯片，其内部结芯片，其内部结构排列成构排列成256256形式，存取周期为形式，存取周期为0.1s。试问采用集中刷新、分散刷新和异步刷新三试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少？种方式的刷新间隔各为多少？采用集中刷新方

6、式刷新间隔为采用集中刷新方式刷新间隔为:2ms，其中刷新，其中刷新死时间为：死时间为：2560.1s=25.6s；采用分散刷新方式刷新间隔为：采用分散刷新方式刷新间隔为：256（0.1s+0.1s）=51.2s，无死时间；，无死时间；采用异步刷新方式刷新间隔为采用异步刷新方式刷新间隔为:2ms，死时间，死时间0.1s；12. 画出用画出用10244位的存储芯片组成一个容量位的存储芯片组成一个容量为为64K8位的存储器逻辑框图。要求将位的存储器逻辑框图。要求将64K分成分成4个页面，每个页面分个页面，每个页面分16组，指出共需多组，指出共需多少片存储芯片。少片存储芯片。总片数总片数 = (64K

7、8位位) / (1K4位位)= 642 = 128确定各级的容量：确定各级的容量：v页面容量页面容量 = 总容量总容量 / 页面数页面数 = 64K8 / 4 = 16K8位位v组容量组容量 = 页面容量页面容量 / 组数组数 = 16K8位位 / 16 = 1K8位位v组内片数组内片数 = 组容量组容量 / 片容量片容量 = 1K8位位 / 1K4位位 = 2地址分配：地址分配： 存储器逻辑框图：（存储器逻辑框图：（字扩展字扩展）16K816K816K816K8页页面面译译 页面逻辑框图：（页面逻辑框图：（字扩展字扩展）1K81K 81K81K84:16组组译译组逻辑图如下：（组逻辑图如下：

8、（位扩展位扩展）v13. 设有一个设有一个64K8位的位的RAM芯片，试问该芯片共芯片，试问该芯片共有多少个基本单元电路？欲设计一种具有上述同样有多少个基本单元电路？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。地址线和数据线，并说明有几种解答。存储基元总数存储基元总数 = 64K8位位 = 512K位位 = 219位；位；设地址线根数为设地址线根数为a，数据线根数为，数据线根数为b，v片容量为：片容量为：2a

9、b = 219；b = 19a；v若若a = 19，b = 1，总和，总和 19+1 = 20；v a = 18，b = 2，总和，总和 18+2 = 20；v a = 17，b = 4，总和，总和 17+4 = 21； 这种芯片的引脚分配方案有两种：地址线这种芯片的引脚分配方案有两种：地址线 = 19根，数据根，数据线线 = 1根；或地址线根；或地址线 = 18根，数据线根，数据线 = 2根根。14. 某某8位微型机地址码为位微型机地址码为18位，若使用位，若使用4K4位的位的RAM芯片组成模块板结构的存储器，试问：芯片组成模块板结构的存储器，试问：（1）该机所允许的最大主存空间是多少？）该

10、机所允许的最大主存空间是多少？（2）若每个模块板为）若每个模块板为32K8位，共需几个模块板？位，共需几个模块板？（3）每个模块板内共有几片）每个模块板内共有几片RAM芯片？芯片？（4）共有多少片）共有多少片RAM？（5）CPU如何选择各模块板？如何选择各模块板？最大主存空间是：最大主存空间是：218 8位位 = 256K8位位 = 256KB模块板总数模块板总数 = 256K8 / 32K8 = 8块块板内片数板内片数 = 32K8位位 / 4K4位位 = 82 = 16片片总片数总片数 = 16片片8 = 128片片CPU通过最高通过最高3位地址译码输出选择模板，次高位地址译码输出选择模板

11、，次高3位地址译位地址译码输出选择芯片码输出选择芯片,低低12位为片内地址。位为片内地址。15. 设设CPU共有共有16根地址线，根地址线，8根数据线，并用（低电根数据线，并用（低电平有效）作访存控制信号，作读写命令信号（高电平有效）作访存控制信号，作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：平为读，低电平为写）。现有下列存储芯片：ROM（2K8位，位，4K4位，位，8K8位），位），RAM（1K4位，位，2K8位，位，4K8位），及位），及74138译码器和其他译码器和其他门电路（门电路自定）。门电路（门电路自定）。 从上述规格中选用合适芯片，画出从上述规格中选用合适芯片，画

12、出CPU和存储芯片和存储芯片的连接图。要求：的连接图。要求： （1）最小）最小4K地址为系统程序区，地址为系统程序区，409616383地址地址范围为用户程序区；范围为用户程序区； （2）指出选用的存储芯片类型及数量；）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。）详细画出片选逻辑。v地址空间分配地址空间分配系统程序区（系统程序区（ROM共共4KB）：）：0000H-0FFFH用户程序区（用户程序区（RAM共共12KB）：）：1000H-3FFFHv确定芯片的数量及类型确定芯片的数量及类型ROM：选择：选择4K4位芯片位芯片2片，位并联片，位并联RAM：选择：选择4K8位芯片位芯片

13、3片，字串联片，字串联vRAM1地址范围为地址范围为: 1000H-1FFFHvRAM2地址范围为地址范围为: 2000H-2FFFHvRAM3地址范围为地址范围为: 3000H-3FFFHv分配地址线分配地址线A0A11 对应片内地址对应片内地址A12A14 片选信号片选信号A15 对应对应G2A，G2BMREQ对应对应G1ROM1RAM1RAM2RAM374138ROM20Y1Y2Y3Y7YA2GB2G1GABCPROG/PDOECSCSCSOE.CPUD0D3D4D7R/WA11A0A15A14A13A12MREQ.PROG/PD+5VROM1RAM1RAM2RAM374138ROM20

14、Y1Y2Y3Y7YA2GB2G1GABCPROG/PDOECSCSCSOE.CPUD0D3D4D7R/WA11A0A15A14A13A12MREQ.PROG/PD+5V17. 写出写出1100、1101、1110、1111对应的汉明码对应的汉明码,前两前两位按偶校验，后两位奇校验。位按偶校验，后两位奇校验。有效信息均为有效信息均为n=4位，假设有效信息用位，假设有效信息用b4b3b2b1表示表示校验位位数校验位位数k=3位，（位，（2k=n+k+1），为），为c1、c2、c4汉明码共汉明码共4+3=7位，即：位，即：c1 c2 b4 c4 b3 b2 b1奇校验奇校验vc1= 3 5 7= b

15、4 b3 b1vc2= 3 6 7 =b4 b2 b1vc4= 5 6 7 =b3 b2 b1v当有效信息为当有效信息为1100时，时，c1c2c4=100,汉明码为汉明码为1010100。v当有效信息为当有效信息为1101时，时，c1c2c4=011,汉明码为汉明码为0111101。偶校验偶校验vc1= 3 5 7= b4 b3 b1vc2= 3 6 7 =b4 b2 b1vc4= 5 6 7 =b3 b2 b1v当有效信息为当有效信息为1110时，时，c1c2c4=000,汉明码为汉明码为0010110。v当有效信息为当有效信息为1111时，时，c1c2c4=111,汉明码为汉明码为111

16、1111。偶校验偶校验vc1= 3 5 7= b4 b3 b1vc2= 3 6 7 =b4 b2 b1vc4= 5 6 7 =b3 b2 b1v当有效信息为当有效信息为1100时，时，c1c2c4=011,汉明码为汉明码为0111100。v当有效信息为当有效信息为1101时，时，c1c2c4=100,汉明码为汉明码为1010101。奇校验奇校验vc1= 3 5 7= b4 b3 b1vc2= 3 6 7 =b4 b2 b1vc4= 5 6 7 =b3 b2 b1v当有效信息为当有效信息为1110时，时，c1c2c4=111,汉明码为汉明码为1111110。v当有效信息为当有效信息为1111时，

17、时，c1c2c4=000,汉明码为汉明码为0010111。18. 已知收到的汉明码（按配偶原则配置）为已知收到的汉明码（按配偶原则配置）为1100100、1100111、1100000、1100001，检查，检查上述代码是否出错？第几位出错？上述代码是否出错？第几位出错？汉明码格式为：汉明码格式为：c1 c2 b4 c4 b3 b2 b1P1 =1 3 5 7 =c1 b4 b3 b1P2 =2 3 6 7 =c2 b4 b2 b1P4 =4 5 6 7 =c4 b3 b2 b1如果收到的汉明码为如果收到的汉明码为1100100p1p2p4=011，第，第6位（位（b2）出错，有效信息为：）出

18、错，有效信息为：0110如果收到的汉明码为如果收到的汉明码为1100111p1p2p4=111，第，第7位（位（b1）出错，有效信息为：）出错，有效信息为：0110如果收到的汉明码为如果收到的汉明码为1100000p1p2p4=110，第，第3位（位（b4）出错，有效信息为：）出错，有效信息为：1000如果收到的汉明码为如果收到的汉明码为1100001p1p2p4=001，第，第4位（位（c4）出错，数据没错，）出错，数据没错， 有效信息为：有效信息为：000122. 某机字长某机字长16位，常规的存储空间为位，常规的存储空间为64K字，若想不改用其他高速的存储芯片，而字，若想不改用其他高速的

19、存储芯片，而使访存速度提高到使访存速度提高到8倍，可采取什么措施倍，可采取什么措施？画图说明。？画图说明。采取八体交叉存取技术。采取八体交叉存取技术。24.一个一个4体低位交叉的存储器，假设存取周期体低位交叉的存储器，假设存取周期为为T，CPU每隔每隔1/4存取周期启动一个存储体存取周期启动一个存储体，试问依次访问，试问依次访问64个字需多少个存取周期？个字需多少个存取周期？64/4+(4-1)/4=16.751+(64-1)/4=16.7525. 什么是什么是“程序访问的局部性程序访问的局部性”？存储系统？存储系统中哪一级采用了程序访问的局部性原理？中哪一级采用了程序访问的局部性原理？程序的

20、局部性原理，即程序在一定的时间段内通程序的局部性原理，即程序在一定的时间段内通常只访问较小的地址空间常只访问较小的地址空间, ,包含两种局部性：包含两种局部性：v时间：最近被访问过的程序和数据很可能再次被访问时间：最近被访问过的程序和数据很可能再次被访问v空间：空间：CPUCPU很可能访问最近被访问过的地址单元附近很可能访问最近被访问过的地址单元附近的地址单元。的地址单元。存储系统中存储系统中Cache主存层次采用了程序访问的主存层次采用了程序访问的局部性原理。局部性原理。28. 设主存容量为设主存容量为256K字，字，Cache容量为容量为2K字，块长为字，块长为4.1）设计）设计Cache

21、地址格式，地址格式，Cache中可装入多少块中可装入多少块数据？数据？2）在直接映射方式下，设计主存地址格式。）在直接映射方式下，设计主存地址格式。 3）在四路组相联方式下，设计主存地址格式。）在四路组相联方式下，设计主存地址格式。4）在全相联映射方式下，设计主存地址格式。）在全相联映射方式下，设计主存地址格式。 5）若存储字长为）若存储字长为32位，存储器按字节寻址，写出位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式。上述三种映射方式下主存的地址格式。v按字寻址按字寻址主存容量主存容量256K字字=218字字地址线地址线18位位Cache容量容量 2K字字=211字字地址线地址线

22、11位位块长为块长为4 v主存块数主存块数 256K/4=64K 地址线地址线16位位vCache块数块数 2K/4=512 地址线地址线9位位Cache块数为块数为512块，格式块，格式直接映射下主存地址格式直接映射下主存地址格式Cache字块地址字块地址9字块内地址字块内地址2主存字块标记主存字块标记7Cache字块地址字块地址9字块内地址字块内地址2在四路组相联方式下在四路组相联方式下v组内块数为组内块数为4 地址线地址线2位位v组数组数 512/4=128 地址线地址线7位位全相联全相联主存字块标记主存字块标记9 9组地址组地址7 7字块内地址字块内地址2 2主存字块标记主存字块标记1

23、6字块内地址字块内地址2 5）若存储字长为）若存储字长为32位，存储器按字节寻址，写出位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式。上述三种映射方式下主存的地址格式。块容量块容量432/8=16B 地址地址4位位直接映射下主存地址格式直接映射下主存地址格式在四路组相联在四路组相联全相联全相联主存字块标记主存字块标记7Cache字块地址字块地址9字块内地址字块内地址4主存主存字块字块标记标记9组地组地址址7字块字块内地内地址址4主存主存字块字块标记标记16字块字块内地内地址址44.32、某主机主存容量为、某主机主存容量为4MB，Cache容量为容量为16KB，每字块有每字块有8个字

24、，每个字个字，每个字32位，设计一个四路组组相位，设计一个四路组组相联映射的联映射的Cache组织。组织。 1）画出主存地址字段中各段的位数；）画出主存地址字段中各段的位数； 2）设）设Cache的初态为空，的初态为空，CPU依次从主存第依次从主存第0, 1, 2，。，。，89号单元读出号单元读出90个字（主存一次读出一个字），并重复按个字（主存一次读出一个字），并重复按此次序读此次序读8次，问命中率是多少？次，问命中率是多少？ 3）若）若Cache的速度是主存的的速度是主存的6倍，试问有倍，试问有Cache和无和无Cache相相比，速度约提高多少倍？比，速度约提高多少倍？解：解：1） 字块长

25、度：字块长度： Cache块数：块数： 四路组组：四路组组： Cache组数：组数： 主存容量：主存容量：主存字块标记：主存字块标记：主存字块标记主存字块标记t+rt+r位位1010组地址组地址c-rc-r位位7 7字块内地址字块内地址b b位位5 5832/8=32=25B地址地址5位位16KB/25B=29地址地址9位位2r=4r=229B/22B=27地址地址7位位4MB=222B地址地址22位位22-7-5=10位位2）Cache初态为空初态为空 读第读第0号单元时，没有命中，必须访问主存，号单元时，没有命中，必须访问主存，同时将该字所在的主存块调入同时将该字所在的主存块调入Cache

26、第第0组中的任组中的任一块内，接着读一块内，接着读1-7号单元时均命中；号单元时均命中； 同理读第同理读第8、16、24、。、。、88号单元时均号单元时均未命中，可见未命中，可见CPU在连续读在连续读90个字时有个字时有12个未命个未命中；而后中；而后7次循环读次循环读90个字均命中，命中率为：个字均命中，命中率为：983. 0890128903）设主存存取周期为）设主存存取周期为6t，Cache周期为周期为t； 没有没有Cache的访问时间：的访问时间：6t720 有有Cache的访问时间：的访问时间： 6t12+t(720-12) 速度提高倍数：速度提高倍数：538. 41)12720(1267206ttt39. 某磁盘存储器转速某磁盘存储器转速3000转转/分，共有分，共有4个记录个记录盘面，每毫米盘面，每毫米5道，每道记录信息道，每道记录信息12288字节，字节，最小磁道直径为最小磁道直径为230mm，共有，共有275道，求：道，求： 1）磁