9-数字集成电路基本单元与版图ppt课件

1、集成电路设计根底集成电路设计根底第九章第九章 数字集成电路根本单元数字集成电路根本单元第九章第九章 数字集成电路根本单元与幅员数字集成电路根本单元与幅员9.1 TTL根本电路根本电路 9.2 CMOS根本门电路及幅员实现根本门电路及幅员实现9.3 数字电路规范单元库设计数字电路规范单元库设计 9.4 焊盘输入输出单元焊盘输入输出单元 9.5 了解了解CMOS存储器存储器 29.1 TTL根本电路根本电路 3TTL反相器反相器4具有多发射极晶体管的具有多发射极晶体管的3输入端与非门电路输入端与非门电路与非门电路与非门电路5TTL或非门或非门 第九章第九章 数字集成电路根本单元与幅员数字集成电路根

2、本单元与幅员9.1 TTL根本电路根本电路 9.2 CMOS根本门电路及幅员实现根本门电路及幅员实现9.3 数字电路规范单元库设计数字电路规范单元库设计 9.4 焊盘输入输出单元焊盘输入输出单元 9.5 了解了解CMOS存储器存储器 69.2.1 CMOS反相器反相器7NMOS和和PMOS的衬底分开的衬底分开NMOS的衬底接最低电位的衬底接最低电位地，地，PMOS的衬底接最高电位的衬底接最高电位Vdd。NMOS的源极接地，漏极接高的源极接地，漏极接高电位；电位；PMOS的源极接的源极接Vdd，漏极接低，漏极接低电位。电位。输入信号输入信号Vi加在两管加在两管g和和s之间，由于之间，由于NMOS

3、的的s接地，接地， PMOS的的s接接 Vdd，所以，所以Vi对两管参考电位不同。对两管参考电位不同。CMOS反相器的转移特性反相器的转移特性8Vi Vtn 导通Vi Vdd - |Vtp| 截止Vi Vdd - |Vtp| 导通NMOS：PMOS：PMOS视为视为NMOS的负载，可以像作负载线一样，把的负载，可以像作负载线一样，把PMOS的的特性作在特性作在NMOS的特性曲线上的特性曲线上整个任务区整个任务区分为五个区域分为五个区域A B C D ECMOS反相器的转移特性反相器的转移特性(续续1)9A区：区：0 Vi VtnNMOS截止截止 Idsn = 0PMOS导通导通Vdsn = V

4、dd Vdsp = 0 反相器转移特性反相器转移特性(续续2)102=(-)2ndsnitnIV VnnnoxnWtL p1=( -) (-)-(-)2sdpiddtnoddoddIV VVV VV VpppoxpWtL B区：区： Vtn Vi Vdd NMOS饱和导通，饱和导通，等效为电流源等效为电流源NMOS平方率平方率跨导因子跨导因子PMOS平方率平方率跨导因子跨导因子 PMOS等效为等效为非线性电阻非线性电阻在在Idsn的驱动下，的驱动下，Vdsn自自Vdd下降下降, |Vdsp|自自0V开场上升。开场上升。反相器转移特性反相器转移特性(续续3)1122=(-)=(-)22pndsn

5、itndspiddtpIV VIV VVC区：区： Vi VddNMOS导通，处于饱和区；导通，处于饱和区；PMOS也导通，也导通， 处于饱和区；处于饱和区；均等效于一个电流源。均等效于一个电流源。/1/ddtptnnpinpVVVV反相器转移特性反相器转移特性(续续4) n/ p对转移特性的影响对转移特性的影响12反相器转移特性反相器转移特性(续续5)132=()2pdspiddtpIVVV22dsndsnnitndsnVIVVVD区：区： Vdd/2 Vi Vdd/2 +Vtp与与B区情况相反，区情况相反，PMOS导通，导通，处于饱和区，等效一个电流源：处于饱和区，等效一个电流源：NMOS

6、强导通，等效于非线性电阻强导通，等效于非线性电阻反相器转移特性反相器转移特性(续续6)PMOS截止，截止，NMOS导通。导通。Vdsn = 0|Vdsp| = VddIdsp = 0与与A区相反区相反14E区：区：Vi Vdd +Vtp反相器转移特性反相器转移特性(续续7)15CMOS反相器的转移特性和稳态支路电流反相器的转移特性和稳态支路电流ABCDEVi0tnV2ddVddtpVVddVddVOVdsnI反相器转移特性反相器转移特性(续续8)PMOS和和NMOS在在5个区域中的定性导电特性。个区域中的定性导电特性。 16ABCDEPMOSon+on+on+onoffNMOSoffonon+

7、on+on+对于数字信号，对于数字信号，CMOS反相器静态时，任务在反相器静态时，任务在A区区 或或E区区Vi = 0 (I = 0)Vo = Vdd( O = 1 )Vi = Vdd (I = 1)Vo = 0 ( O = 0 )形状转换时：形状转换时：(I = 0) (I = 1) (I =1) (I = 0) Is-s= 0 Pdc= 0Is-s 0Ptr 0CMOS反相器的瞬态特性反相器的瞬态特性 研讨瞬态特性必需思索负载研讨瞬态特性必需思索负载电容下一级门的输入电容电容下一级门的输入电容的影响。的影响。 脉冲信号参数定义脉冲信号参数定义上升时间上升时间tr Vo=10%VomaxVo

8、=90%Vomax下降时间下降时间tf Vo=90%VomaxVo=10%Vomax 延迟时间延迟时间td Vi=50%VimaxVo=50%Vomax 17NMOS和和PMOS源、漏极间电压的变化过程为：源、漏极间电压的变化过程为：Vdsn：0Vdd|Vdsp|：Vdd0 ，即，即 123原点原点18CMOS反相器的瞬态特性反相器的瞬态特性(续续1)Vi从从1到到0 CL充电充电 思索到上拉管导通时先为饱和形状而后为非饱和思索到上拉管导通时先为饱和形状而后为非饱和形状，输出脉冲上升时间可分为两段来计算。形状，输出脉冲上升时间可分为两段来计算。19CMOS反相器的瞬态特性反相器的瞬态特性(续续

9、2)Vo VO CL被充电被充电 VO上升上升 Vomax= V -Vtn假设假设Vi V -Vtn Vgs VO CL充电充电 VO上升上升 VO= ViVi VO CL放电放电 VO下降下降 VO= VOmin= Vtp=0 VO(t)= max(Vi， Vtp)2 ) = 1 (V = Vdd)， PMOS不通，不通， VO和和O坚持不变，坚持不变， 即即 VO(t)=VO O=O=1 VO= VOPMOS传输门传输门(续续)PMOS传输门用作开关传输逻辑信号时传输门用作开关传输逻辑信号时传输传输“1逻辑，逻辑， 将是理想的。将是理想的。传输传输“0逻辑，逻辑， 不是理想的。由于电平是蜕

10、化的，不是理想的。由于电平是蜕化的， 即即Vi=0， Vomin=Vtp. PMOS放电放不究竟！放电放不究竟！PMOS 传输门也是由传输门也是由控制的控制的. =0， MOS导通，导通， 传输信号传输信号=1， MOS截止，截止， VO= VO PMOS 传输门也是一种记忆元件，传输门也是一种记忆元件， 可构成时序逻辑可构成时序逻辑PMOS传输门传输门(续续)PMOS传输门特性传输门特性VOVddVO|VTp|V Vi00VddVddO1O0 I0011PMOS传输门的根本特性为：传输门的根本特性为： OI 在在的控制下，传送的控制下，传送I = 0 O = I = 1 O = OCMOS传

11、输门将将NMOS传输门和传输门和PMOS传输门的优缺陷加以互补，传输门的优缺陷加以互补， 得到特性优良的得到特性优良的CMOS传输门传输门P-gateN-gate =0， NMOS和和PMOS都不导通，都不导通，VO(t)= VO(t-Tp)不传输信号不传输信号 =1， NMOS和和PMOS导通，导通， 有两条通路有两条通路 假设假设I=0， 那么那么NMOS通路更有效通路更有效 CL可以放电放到可以放电放到 0 假设假设I=1， 那么那么PMOS通路更有效通路更有效 CL可以充电充到可以充电充到 1这样，输出电平要么是这样，输出电平要么是0，要么是，要么是1(Vdd)，没有电平蜕化，没有电平

12、蜕化，可理想地实现信号传送。，可理想地实现信号传送。43传输门的衔接传输门的衔接传输门的衔接方式主要有：串联、并联、串并联传输门的衔接方式主要有：串联、并联、串并联经过适当的衔接可以实现特定的逻辑关系。经过适当的衔接可以实现特定的逻辑关系。串联串联 1 2VO00VO01VO10VO11Min(Va，V 2-VTn)两个两个NMOS传输门的控制信号分别是传输门的控制信号分别是1与与2Va是衔接点是衔接点a上的电压。上的电压。当 两 个 管 子 都 导 通 时 ， 最 后 输 出 电 压当 两 个 管 子 都 导 通 时 ， 最 后 输 出 电 压VO该当是该当是Va与与(V2VTn)之间的最小

13、值。之间的最小值。Va是前级的输出电压，该当是是前级的输出电压，该当是Vi与与(V1VTn)之间的最小值之间的最小值。VO = min( Va，V2VTn) = minmin(Vi，V1VTn)，(V2VTn) = minVi，V1VTn，V2VTn传输门串联传输门串联传输门串联传输门串联(续续) 1 = 0 V 1 = 0 2 = 0 V 2 = 0 1 = 1 V 1 = Vdd 2 = 1 V 2 = Vdd I = 0 Vi = 0 I = 1 Vi = Vdd-VTnVOVdd-VTnVOVOVO0VOVOV2 V2000VddVddVddVdd0Vi0VddOO0OOO1O 2 2

14、00011110I01传输门串联传输门串联(续续)1) 控制信号控制信号1与与2的作用是以结合方式出现的。的作用是以结合方式出现的。假设假设12 = 0 ，总有一个开关不导通，输出就坚持在前一个形，总有一个开关不导通，输出就坚持在前一个形状之值，状之值，VO= VO。假设假设12 = 1，那么两个开关都导通，可以传输数据，那么两个开关都导通，可以传输数据2) 传输传输“0逻辑是理想的，但传输逻辑是理想的，但传输“1逻辑那么产生电平蜕化逻辑那么产生电平蜕化。 其蜕其蜕 化程度为化程度为 min( V1VTn，V2VTn )。3 输入输入I与输出与输出O之间的关系为，之间的关系为，O = 12(

15、I )12 = 1 O = I12 = 0 O = O 4 推行到恣意推行到恣意k个传输门串联，有个传输门串联，有O = 12k( I ) 但电平蜕化更严重。但电平蜕化更严重。传输门并联传输门并联V 1V 2VO00VO0VddMin(Vi2 ,V 2VTn)Vdd0Min(Vi1 ,V 1VTn)VddVdd?当当12 = 1时，电路是冲突的。由于这时两个传输门都时，电路是冲突的。由于这时两个传输门都把各自的输入信号传输给共同的输出。把各自的输入信号传输给共同的输出。假设两路输入形状一样，且电压值也相等，假设两路输入形状一样，且电压值也相等，Vi1 = Vi2，那，那么这类传输仍是答应的。但

16、假设两路输入的形状不同，电么这类传输仍是答应的。但假设两路输入的形状不同，电压值不等，且假设两个压值不等，且假设两个MOS开关也很理想，那么电路就矛开关也很理想，那么电路就矛盾。盾。传输门并联传输门并联(续续)VO000VOVddVTn0VOVddddVTnVddVTnVddVTnVO0VddVTnV1 V2Vi1 Vi20 00 VddVdd VddVdd 00 00 VddVdd VddVdd 00001011101 1 2I1 I200011 11 00001111011221212O = I +I+0O = O+0 不出现冲突情况下，实现与或逻辑。不出现冲突情况下，实现与或逻辑。使能信

17、号使能信号1 2均为均为0，输出为高阻，输出为高阻。传输门并联传输门并联(续续)从传输的角度出发，逻辑关系表示为：从传输的角度出发，逻辑关系表示为： O = 1( I1 ) + 2( I2 ) 即，在即，在1控制下传输控制下传输I1，而在，而在2控制下传输控制下传输I2，二者发生线或，二者发生线或。传输门并联可推行到恣意传输门并联可推行到恣意k个个NMOS传输门的并联：传输门的并联： O = 1( I1 ) + 2( I2 ) + + k( Ik ) 需求留意的是，传输门并联，必需保证各个输入的逻辑电需求留意的是，传输门并联，必需保证各个输入的逻辑电平一致，否那么，将会出现冲突，需求外电路来强

18、迫输入电平平一致，否那么，将会出现冲突，需求外电路来强迫输入电平趋于一致。趋于一致。传输门串并联传输门串并联串并联是传输门网络的最根本方式串并联是传输门网络的最根本方式O = 13 ( I1 ) + 24( I2 ) + 12 ( I3 ) + 34 ( I4 )对一个复杂的传输门网络，上式可写为，对一个复杂的传输门网络，上式可写为，O = P1( I1 ) + P2( I2 ) + + Pk( Ik )式中式中Pk是第是第k路的各控制变量的逻辑乘积路的各控制变量的逻辑乘积由传输门构成开关逻辑由传输门构成开关逻辑 51开关逻辑与或门开关逻辑与或门 传输门符号传输门符号异或和异或非门电路异或和异

19、或非门电路 52异或异或异或非异或非()()FABABABABAB ABABABABABB线或电路线或电路53要实现线或，两个信号必需只能有一个信号有效，另一个为高阻态要实现线或，两个信号必需只能有一个信号有效，另一个为高阻态CMOS传输门幅员实现传输门幅员实现 54三态门三态门 55三态门幅员三态门幅员 56驱动电路及其幅员驱动电路及其幅员 57多个管子并联运用多个管子并联运用增大输出驱动才干增大输出驱动才干第九章第九章 数字集成电路根本单元与幅员数字集成电路根本单元与幅员9.1 TTL根本电路根本电路 9.2 CMOS根本门电路及幅员实现根本门电路及幅员实现9.3 数字电路规范单元库设计数

20、字电路规范单元库设计 9.4 焊盘输入输出单元焊盘输入输出单元 9.5 了解了解CMOS存储器存储器 589.3 数字电路规范单元库设计数字电路规范单元库设计 59规范单元设计流程图规范单元设计流程图 库单元设计库单元设计 规范单元库中的单元电路是多样化的，通常包含上百种单规范单元库中的单元电路是多样化的，通常包含上百种单元电路，每种单元的描画内容都包括：元电路，每种单元的描画内容都包括： 1逻辑功能；逻辑功能； 2电路构造与电学参数；电路构造与电学参数； 3幅员与对外衔接端口的位置；幅员与对外衔接端口的位置； 对于规范单元设计对于规范单元设计EDA系统而言，规范单元库应包含以系统而言，规范单

21、元库应包含以下三个方面的内容：下三个方面的内容： 1逻辑单元符号库与功能单元库；逻辑单元符号库与功能单元库； 2拓扑单元库；拓扑单元库； 3幅员单元库。幅员单元库。60库单元设计库单元设计 例例61简单反相器简单反相器第九章第九章 数字集成电路根本单元与幅员数字集成电路根本单元与幅员9.1 TTL根本电路根本电路 9.2 CMOS根本门电路及幅员实现根本门电路及幅员实现9.3 数字电路规范单元库设计数字电路规范单元库设计 9.4 焊盘输入输出单元焊盘输入输出单元 9.5 了解了解CMOS存储器存储器 629.4 焊盘输入输出单元焊盘输入输出单元 63输入单元输入单元主要承当对内部电路的维护主要

22、承当对内部电路的维护普通以为外部信号的驱动才干足够大，输入单元不器具备普通以为外部信号的驱动才干足够大，输入单元不器具备再驱动功能。因此，输入单元的构造主要是输入维护电路。再驱动功能。因此，输入单元的构造主要是输入维护电路。为防止器件被击穿，必需为这些电荷提供为防止器件被击穿，必需为这些电荷提供“泄放通路，泄放通路，这就是输入维护电路。输入维护分为单二极管、电阻构造和双这就是输入维护电路。输入维护分为单二极管、电阻构造和双二极管、电阻构造。二极管、电阻构造。 输入单元例输入单元例64单二极管、电阻电路单二极管、电阻电路 双二极管、电阻维护电路双二极管、电阻维护电路 9.4.2 输出单元输出单元

23、 A. 反相输出反相输出I/OPAD 顾名思义，反相输出就是内部信号经反相后输出。这个顾名思义，反相输出就是内部信号经反相后输出。这个反相器除了完成反相的功能外，另一个主要作用是提供一定反相器除了完成反相的功能外，另一个主要作用是提供一定的驱动才干。图的驱动才干。图9.37是一种是一种p阱硅栅阱硅栅CMOS构造的反相输出单构造的反相输出单元，由幅员可见构造反相器的元，由幅员可见构造反相器的NMOS管和管和PMOS管的尺寸比管的尺寸比较大，因此具有较大的驱动才干。较大，因此具有较大的驱动才干。65输出单元输出单元 例例p阱硅栅阱硅栅CMOS反相输出反相输出I/OPAD 66输出单元输出单元 例例

24、去铝后的反相器幅员去铝后的反相器幅员 67输出单元输出单元 (续续)大尺寸大尺寸NMOS管幅员构造和剖面管幅员构造和剖面68输出单元输出单元 (续续) 反相器链驱动构造反相器链驱动构造 假设反相器的输入电容等于假设反相器的输入电容等于Cg，那么当它驱动一个输入电，那么当它驱动一个输入电容为容为fCg的反相器到达一样的电压值所需的时间为的反相器到达一样的电压值所需的时间为f。假。假设负载电容设负载电容CL和和Cg的的CL/Cg = Y时，那么直接用内部反相时，那么直接用内部反相器驱动该负载电容所产生的总延迟时间为器驱动该负载电容所产生的总延迟时间为ttol = Y。 假设采用反相器链的驱动构造，

25、器件的尺寸逐级放大假设采用反相器链的驱动构造，器件的尺寸逐级放大f倍，倍，那么每一级所需的时间都是那么每一级所需的时间都是f ，N级反相器需求的总时间级反相器需求的总时间是是Nf。由于每一级的驱动才干放大。由于每一级的驱动才干放大f倍，倍，N级反相器的驱级反相器的驱动才干就放大了动才干就放大了f N倍，所以倍，所以f NY。对此式两边取对数，。对此式两边取对数，得：得： N=lnY/lnf 反相器链的总延迟时间反相器链的总延迟时间ttol =N*f*=(f/lnf)*lnY 69输出单元输出单元 (续续) 直接驱动和反相器链驱动负载时的延迟时间曲线直接驱动和反相器链驱动负载时的延迟时间曲线 7

26、0输出单元输出单元 (续续)B. 同相输出同相输出I/OPAD 同相输出实践上就是同相输出实践上就是“反相反相，或采用反相反相，或采用类似于图类似于图9.40所示的偶数级的反相器链。为什么不所示的偶数级的反相器链。为什么不直接从内部电路直接输出呢？主要是驱动才干问直接从内部电路直接输出呢？主要是驱动才干问题。利用链式构造可以大大地减小内部负荷。即题。利用链式构造可以大大地减小内部负荷。即内部电路驱动一个较小尺寸的反相器，这个反相内部电路驱动一个较小尺寸的反相器，这个反相器再驱动大的反相器，在同样的内部电路驱动才器再驱动大的反相器，在同样的内部电路驱动才干下才干获得较大的外部驱动。干下才干获得较

27、大的外部驱动。71输出单元输出单元 (续续) C. 三态输出三态输出I/OPAD 所谓三态输出是指单元除了可以输出所谓三态输出是指单元除了可以输出“0，“1逻辑外，逻辑外，还可高阻输出，即单元具有三种输出形状。同样，三态输还可高阻输出，即单元具有三种输出形状。同样，三态输出的正常逻辑信号也可分为反相输出和同相输出。图出的正常逻辑信号也可分为反相输出和同相输出。图9.42是一个同相三态输出的电路单元的构造图。是一个同相三态输出的电路单元的构造图。 同相三态输出单元电路构造同相三态输出单元电路构造 72输出单元输出单元 (续续) 同相三态输出单元幅员同相三态输出单元幅员 73输出单元输出单元 (续

28、续)D. 漏极开路输出单元漏极开路输出单元漏极开路构造实现的线逻辑漏极开路构造实现的线逻辑74NNiAAAAAAb2121 9.4.3 输入输出双向三态单元输入输出双向三态单元I/O PAD 在许多运用场所，需求某些数据端同时具有输入、输出的在许多运用场所，需求某些数据端同时具有输入、输出的功能，或者还要求单元具有高阻形状。在总线构造的电子功能，或者还要求单元具有高阻形状。在总线构造的电子系统中运用的集成电路经常要求这种系统中运用的集成电路经常要求这种I/OPAD。 输入、输出双向三态单元电路原理图输入、输出双向三态单元电路原理图 75第九章第九章 数字集成电路根本单元与幅员数字集成电路根本单

29、元与幅员9.1 TTL根本电路根本电路 9.2 CMOS根本门电路及幅员实现根本门电路及幅员实现9.3 数字电路规范单元库设计数字电路规范单元库设计 9.4 焊盘输入输出单元焊盘输入输出单元 9.5 了解了解CMOS存储器存储器 769.5 了解了解CMOS存储器存储器 77存储单元的等效电路存储单元的等效电路 789.5.1动态随机存储器动态随机存储器DRAM A. DRAM单元的历史演化过程单元的历史演化过程(a)含两个存储节点的四晶体管含两个存储节点的四晶体管DRAM单元；单元；(b)含两条位线和两条字线的三含两条位线和两条字线的三晶体管晶体管DRAM单元；单元；(c)含两条位线和一条字

30、线的双晶体管含两条位线和一条字线的双晶体管DRAM单元；单元；(d)含一条位线和一条字线的单晶体管含一条位线和一条字线的单晶体管DRAM单元单元79三晶体管三晶体管DRAM单元的任务原理单元的任务原理80字线上经过预充字线上经过预充电电路将电容电电路将电容C2和和C3充电到充电到VDD字线电容比存储字线电容比存储电容电容C1要大很多要大很多任务原理任务原理(续续 在写“l时序中，VT1接通，电容Cl和C2的电荷共享 在读取“l过程中，VT3选通，列电容C3经过晶体管VT2和VT3进展放电 81任务原理任务原理(续续 在写0时序过程中C1和C2经过VT1和数据写入晶体管放电 在读取0过程中列电容C3不放电 82任务原理任务原理(续续 对三晶体管DRAM单元进展四个延续操作：写入“l，读取“1，写入“0和读取“0时的典型电压波形 在预充电周期电流经过VTl和VT2开场对列电容C2和C3进展充电 83单晶体管单晶体管DRAM单元的任务过程单元的任务过程 带选取线路的典型单晶体管带选取线路的典型单晶体管(1-T)DRAM单元；单元；84单晶体管单晶体管DRAM单元的任务过程单元的任务过程85带控制