第4章双稳态触发器

1、第第4 4章双稳态触发器章双稳态触发器 本章要点本章要点&QQDSDR号触发器的电路与逻辑符与非门构成的基本图RS142G1GRSDSQDRQ电路)(a逻辑符号)(b 本章介绍双稳态触发器的电本章介绍双稳态触发器的电路结构、工作原理和动作特点，路结构、工作原理和动作特点，是了解、分析和设计时序逻辑是了解、分析和设计时序逻辑电路工作机理的基础。双稳态电路工作机理的基础。双稳态触发器是具有输出状态受输入触发器是具有输出状态受输入端数据控制、并能保持端数据控制、并能保持“0”或或者者“1”两个稳定状态的电路，两个稳定状态的电路，它是构成时序逻辑电路的基本它是构成时序逻辑电路的基本部件根据逻辑

2、功能可以把双稳部件根据逻辑功能可以把双稳态触发器分成态触发器分成RS触发器、触发器、JK触发器、触发器、D触发器、触发器、T触发器和触发器和T触发器。根据结构可以把双触发器。根据结构可以把双稳态触发器分成主从结构触发器、维持阻塞结构触发器等稳态触发器分成主从结构触发器、维持阻塞结构触发器等 4.1 4.1 基本基本RSRS触发器触发器4.1.1 4.1.1 与非门构成的基本与非门构成的基本RSRS触发器触发器 1 1 电路组成及工作原理电路组成及工作原理电路电路逻辑符号逻辑符号表示低电表示低电平触发平触发表示输出表示输出Q的取反的取反11nQ工作原理工作原理1, 0DDRS0111001nQ初

3、态（或称为旧态，原态）初态（或称为旧态，原态） 1nQ次态（或称为新态）次态（或称为新态） 0nQ11nQ1nQ置位端置位端触发器置触发器置1态或置态或置位位0, 1DDRS1011000nQ01nQ1nQ复位端复位端置置0态或复位态或复位11nnQQ11, 1DDRS0011111100保持原态或保持原态或存储状态存储状态0, 0DDRS0011111nnQQ禁态禁态1111？不定态不定态逻辑功能表逻辑功能表简化功能表简化功能表状态转换图状态转换图1:DDRS约束条件为逻辑功能表逻辑功能表禁态禁态禁态禁态禁态禁态不定不定态态由与非门构成的集成四基本由与非门构成的集成四基本RS触发器芯片触发器

4、芯片74HC279简介简介 管脚图管脚图功能表功能表4.1.2 4.1.2 或非门构成的基本或非门构成的基本RSRS触发器触发器电路电路逻辑符号逻辑符号高电平有高电平有效效逻辑功能表逻辑功能表简化功能表简化功能表注：注：CD4043CD4043（CMOSCMOS）是四或）是四或非门构成非门构成RSRS触发器的集成芯片。触发器的集成芯片。 4.1.34.1.3基本基本 RSRS触发器的特点及应用触发器的特点及应用 基本基本RS触发器的特点是输入端状态直接影响输出端状态，触发器的特点是输入端状态直接影响输出端状态，所以基本所以基本RS触发器是其它触发器的组成部分之一，做为设置触触发器是其它触发器的

5、组成部分之一，做为设置触发器的初态的控制端口发器的初态的控制端口 应用之一：防抖电路应用之一：防抖电路防抖电路防抖电路工作波形工作波形4.2 4.2 时钟时钟RSRS触发器触发器4.2.1 4.2.1 同步同步RSRS触发触发器器1 1时钟触发器定义时钟触发器定义 在数字电子系统中，常常要在数字电子系统中，常常要求电路能按照一定节拍的控制来求电路能按照一定节拍的控制来工作，如在两位数字时钟显示电工作，如在两位数字时钟显示电路中，数字就是按照每秒钟的时路中，数字就是按照每秒钟的时间进行变化。这就需要一个节拍间进行变化。这就需要一个节拍控制信号，我们把这个控制信号控制信号，我们把这个控制信号称为信

6、号，也叫时钟脉冲称为信号，也叫时钟脉冲（Clock Pulse），用），用CLK表示表示 时钟时钟CLK波形波形将带有时钟控制触发的触发器将带有时钟控制触发的触发器统称为时钟触发器统称为时钟触发器2 2 同步同步RSRS触发器的电路及工作原理触发器的电路及工作原理电路电路基本基本RS触发器触发器逻辑符号逻辑符号工作原理工作原理 0 CLK=011保持原态保持原态 CLK=11001110110111100110111001功能表功能表状态转换图状态转换图时序图时序图特性方程特性方程 时钟触发器除了用功能表、状态转化图和时序图描述逻时钟触发器除了用功能表、状态转化图和时序图描述逻辑功能外，还可以

7、利用特性方程。触发器的特性方程就是其辑功能外，还可以利用特性方程。触发器的特性方程就是其输出次态与触发器的输入端数据和输出初态的逻辑关系式输出次态与触发器的输入端数据和输出初态的逻辑关系式 。0SR1约束条件：nnQRSQ 由时序图看出，同步由时序图看出，同步RS触发器在触发器在CLK=1期间，期间，输出状态随输入状态改输出状态随输入状态改变而改变。变而改变。同步同步RS触发器动作特点触发器动作特点4.2.2 4.2.2 主从主从RSRS触发器触发器 电路电路逻辑符号逻辑符号表示在表示在CLK下下降沿到来后触降沿到来后触发发注意：主从触发器的状态相同注意：主从触发器的状态相同01011010主

8、QQ 工作原理工作原理 CLK=00111主触发器保持状态不变，主触发器保持状态不变，从触发器也保持原态不变从触发器也保持原态不变 CLK=11011主触发器状态随输入主触发器状态随输入S、R改变，改变，但从触发器保持原态不变但从触发器保持原态不变 CLK=1 CLK=01 00 111主触发器状态不变，主触发器状态不变，从触发器状态与主触从触发器状态与主触发器新态相同发器新态相同 主从主从RS触发器输出端状态的改变是在时钟脉冲下降沿发生触发器输出端状态的改变是在时钟脉冲下降沿发生的。其功能表、状态转换图、特性方程与同步的。其功能表、状态转换图、特性方程与同步RS触发器相同触发器相同 主从触发

9、器的特点主从触发器的特点【例【例1】输入端】输入端S、R和时钟脉冲和时钟脉冲CLK的波形如图所示，加到主的波形如图所示，加到主从从RS的输入端，设初态为的输入端，设初态为1，画出主触发器和从触发器输出端，画出主触发器和从触发器输出端的波形的波形 。解：解：禁态禁态不定不定态态4.2.3 4.2.3 时钟时钟RSRS触发器的应用触发器的应用时钟时钟RS触发器可以作为存储器，即可以存储二进制数码触发器可以作为存储器，即可以存储二进制数码 存储器电路存储器电路4.3 JK4.3 JK触发器触发器4.3.1 4.3.1 主从主从JKJK触发器触发器 虽然主从虽然主从RS触发器克服了同步触发器克服了同步

10、RS触发器在触发器在CLK=1期间的输出状态不期间的输出状态不断随输入变化而变化，但仍然存在约束条件。为了使触发器输入数据不受断随输入变化而变化，但仍然存在约束条件。为了使触发器输入数据不受约束，则将主从约束，则将主从RS触发器的输出端反馈到输入端，构成了主从触发器的输出端反馈到输入端，构成了主从JK触发器。触发器。电路电路逻辑符号逻辑符号110主触发器的状主触发器的状态随态随JK变化变化11nnQQ主0011 1 主从主从JKJK触发器的工作原理触发器的工作原理 J=K=00011保持原态：保持原态： J=0，K=10110010nnQQ01111011nnQQ01nnQQ10100001保

11、持原态保持原态翻转翻转11110置置0态态 J=1，K=0100010nnQQ01110111nnQQ01nnQQ1010翻转翻转保持原态保持原态1101011001置置1态态 J=1，K=1110010nnQQ01110111nnQQ01nnQQ1010翻转翻转翻转翻转1101011001010011011nnQQnnQQ1计数状态计数状态2 2 主从主从JKJK触发器的功能表、状态转换图和时序图触发器的功能表、状态转换图和时序图功能表功能表简化功能表简化功能表状态转换图状态转换图一次一次变化变化【例【例2】 对于主从对于主从JK触发器，若时钟脉冲触发器，若时钟脉冲CP、J、K输入端的输入端

12、的波形如图所示，设触发器的初态为波形如图所示，设触发器的初态为“1”，试画出主、从触发器，试画出主、从触发器输出端输出端Q主和的时序波形主和的时序波形 解：解：10干扰干扰脉冲脉冲干扰干扰脉冲脉冲一次变化：在初态一次变化：在初态Q=0且且CLK=1期间，期间，J出现干扰脉冲会使触发出现干扰脉冲会使触发器发生状态变化；在初态器发生状态变化；在初态Q=1且且CLK=1期间，期间，K出现干扰脉冲也出现干扰脉冲也会使触发器发生状态变化。会使触发器发生状态变化。一次一次变化变化主从主从JK触发器芯片触发器芯片74HC72简介简介管脚图管脚图功能表功能表逻辑符号逻辑符号置位端置位端复位端复位端4.3.2

13、4.3.2 边沿边沿JKJK触发器触发器 为了提高主从为了提高主从JK触发器的抗干扰能力，克服一次翻转变化触发器的抗干扰能力，克服一次翻转变化问题，出现了边沿问题，出现了边沿JK触发器触发器 逻辑电路逻辑电路逻辑符号逻辑符号触发脉冲触发脉冲下降沿翻下降沿翻转转工作原理工作原理010011nnQQ11010111011Q随随JK变化变化 边沿边沿JK触发器的输出状态随输入改触发器的输出状态随输入改变只在脉冲下降沿到来的那一瞬间变只在脉冲下降沿到来的那一瞬间集成双边沿集成双边沿JK触发器触发器74HC112 简介简介管脚图管脚图功能表功能表【3】 若将例若将例2的各输入电压输入到的各输入电压输入到

14、74HC112的某一个的某一个边沿触发器上，设初态为边沿触发器上，设初态为1，试画出输出端，试画出输出端Q的波形的波形 解：解：1110100000结论：边沿结论：边沿JK触发器克服了主从触发器克服了主从JK触发器在触发器在CP=1期间期间主触发器一次变化问题，提高了触发器的抗干扰能力主触发器一次变化问题，提高了触发器的抗干扰能力 4.3.3 JK4.3.3 JK触发器的特点及特性方程触发器的特点及特性方程nnnQKQJQ14.3.4 JK4.3.4 JK触发器的应用触发器的应用 JK触发器的应用非常广泛，它可以构成分频电路、计数器、触发器的应用非常广泛，它可以构成分频电路、计数器、寄存器以及

15、脉冲序列发生器等等寄存器以及脉冲序列发生器等等 分频电路分频电路实际接线电路实际接线电路波形波形ff2f44.4 D4.4 D触发器、触发器、T T触发器及触发器及T T触发器触发器4.4.1 D4.4.1 D触发器触发器D触发器也称锁存器，其输出状态随输入数据而变触发器也称锁存器，其输出状态随输入数据而变 。功能表功能表DQn1特性方程：特性方程：状态转换图状态转换图 D触发器的动作特点：在触发脉冲触发器的动作特点：在触发脉冲CLK的作用下，输出端状态总是跟随输入端的作用下，输出端状态总是跟随输入端的状态，但要滞后输入端的状态。的状态，但要滞后输入端的状态。 电路构成：电路构成：1 1 由同

16、步由同步RSRS触发器构成的触发器构成的D D触发器触发器原理电路原理电路逻辑符号逻辑符号2 2 主从主从RSRS触发器构成的触发器构成的D D触发器触发器原理电路原理电路逻辑符号逻辑符号3. 3. 边沿边沿D D触发器触发器原理电路原理电路逻辑符号逻辑符号CLK=1100工作原理工作原理nnQQ1CLK=0010nnQQ1CLK由由0变为变为1（上升沿到来）（上升沿到来）0111DQn1【例【例4】 电路及输入信号电路及输入信号X和和CLK脉冲波形如图所示，试画出输脉冲波形如图所示，试画出输出端出端Y1和和Y2的波形，设触发器的初态均为的波形，设触发器的初态均为“0”。解：解：211QQY

17、21212QQQQY， 121QDXDDQn11212111QDQXDQnn集成双上升沿边沿集成双上升沿边沿D触发器触发器74HC74简介简介 原理电路原理电路功能表功能表 D触发器的应用很多，可以作计数器、定时器、分频器等触发器的应用很多，可以作计数器、定时器、分频器等等，最广泛的应用是锁存器。锁存器就是当无外加触发脉冲时，等，最广泛的应用是锁存器。锁存器就是当无外加触发脉冲时，触发器的状态会一直保持下去，即具有记忆触发器的状态会一直保持下去，即具有记忆(锁存锁存)功能。功能。 例如红外遥控接收电路例如红外遥控接收电路 4.4.2 T4.4.2 T触发器触发器nnnQTQTQ1特性方程：特性

18、方程：即当输入端即当输入端T=0时，触发器保持原态，即时，触发器保持原态，即Qn+1=Qn；当；当T=1时，触发器为计数状态，时，触发器为计数状态，即即 ，当，当JK触发器的触发器的J=K=T，时，时，则成为则成为T触发器，所以触发器，所以T触发器没有专门设计触发器没有专门设计的芯片产品的芯片产品 nnQQ14.4.2 T4.4.2 T触发器触发器 凡是处于计数状态的触发器，都称为凡是处于计数状态的触发器，都称为T触发器，其特性方触发器，其特性方程为程为nnQQ1T触发器可以由触发器可以由JK触发器和触发器和D触发器构成触发器构成 实现的电路实现的电路波形波形本章小结本章小结 本章介绍了各种双稳态触发器的基本逻辑电路、本章介绍了各种双稳态触发器的基本逻辑电路、工作原理、动作特点及简单应用。其中基本工作原理、动作特点及简单应用。其中基本RSRS触触发器是独立的触发器，也是组成其他触发器的基本发器是独立的触发器，也是组成其他触发器的基本电路，它的特点是输出的状态总是受输入端数据控电路，它的特