数字电路第3章(组合逻辑电路的分析和设计)

1、学习要点：学习要点： 组合逻辑电路的分析和设计组合逻辑电路的分析和设计 竞争冒险的产生和消除竞争冒险的产生和消除 编码器、译码器、加法器等中规模集编码器、译码器、加法器等中规模集 成电路的逻辑功能和使用方法成电路的逻辑功能和使用方法组合电路组合电路：输出仅由输入决定，与电路当前状：输出仅由输入决定，与电路当前状态无关；电路结构中态无关；电路结构中无无反馈环路（无记忆）反馈环路（无记忆）组合逻辑电路I0I1In-1Y0Y1Ym-1输入输出),( ),(),(110111101111000nmmnnIIIfYIIIfYIIIfY分析：分析：已知逻辑电路，通过数字逻辑的方法，推断电路的逻辑功能。已知

2、逻辑电路，通过数字逻辑的方法，推断电路的逻辑功能。设计：设计：根据实际逻辑问题（控制要求），设计出满足要求的最简的逻根据实际逻辑问题（控制要求），设计出满足要求的最简的逻辑电路图。辑电路图。ABCY&3.1 组合逻辑电路的分析方法组合逻辑电路的分析方法逻辑图逻辑图逻辑表逻辑表达式达式 1 1 最简与或最简与或表达式表达式化简 2 ABY 1BCY 2CAY 31Y2Y3YY 2 CABCABY从输入到输出逐级写出ACBCABYYYY 321A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最简与或最简与或表达式表达式 3 真值表真值表A

3、CBCABY 3 4 电路的逻电路的逻辑功能辑功能当输入当输入A、B、C中有中有2 2个或个或3 3个为个为1 1时，输时，输出出Y为为1 1，否，否则输出则输出Y为为0 0。所以这个电路所以这个电路实际上是一种实际上是一种3 3人表决用的人表决用的组合电路：只组合电路：只要有要有2票或票或3票票同意，表决就同意，表决就通过。通过。 4 Y31111ABCYY1Y21逻辑图逻辑图BBACBABYYYYBYYYBAYCBAY21321321逻辑表逻辑表达式达式ABBABBABBACBAY最简与或最简与或表达式表达式真值表真值表A B CY0 0 00 0 10 1 00 1 11 0 01 0

4、11 1 01 1 111111100ABCY&用与非门实现用与非门实现电路的输出电路的输出Y只与输入只与输入A、B有关，而与输入有关，而与输入C无关。无关。Y和和A、B的逻辑关系为：的逻辑关系为：A、B中只要一中只要一个为个为0，Y=1；A、B全为全为1时，时，Y=0。所以。所以Y和和A、B的逻辑关系的逻辑关系为与非运算的关系。为与非运算的关系。电路的逻辑功能电路的逻辑功能ABBAY组合逻辑电路逻辑表达式最简表达式真值表逻辑功能化简变换(1) 由逻辑图写出各输出端的逻辑表达式；由逻辑图写出各输出端的逻辑表达式；(2) 化简和变换逻辑表达式；化简和变换逻辑表达式；(3) 列出真值表；列出真值表

5、；(4) 根据真值表或逻辑表达式，经分析最后确定其功能。根据真值表或逻辑表达式，经分析最后确定其功能。组合逻辑电路的分析方法 组合逻辑电路的设计一般应以电路简单、所用器件最少为目标，并尽量减少所用集成器件的种类，因此在设计过程中要用到前面介绍的代数法和卡诺图法来化简或转换逻辑函数 3.2 组合逻辑电路的设计方法组合逻辑电路的设计方法组合电路的一般设计方法组合电路的一般设计方法一般步骤一般步骤:(1) 由实际逻辑问题列出真值表由实际逻辑问题列出真值表;(2) 由真值表写出逻辑表达式由真值表写出逻辑表达式;(3) 化简、变换输出逻辑表达式；化简、变换输出逻辑表达式；(4) 画出逻辑图。画出逻辑图。

6、真值表真值表电路功电路功能描述能描述：设计一个楼上、楼下开关的控制逻辑电路设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。用楼下开关关灭电灯。设楼上开关为设楼上开关为A，楼下开关为，楼下开关为B，灯泡为，灯泡为Y。并。并设设A、B闭合时为闭合时为1，断开时为，断开时为0；灯亮时；灯亮时Y为为1，灯灭时灯灭时Y为为0。根据逻辑要求列出真值表。根

7、据逻辑要求列出真值表。A BY0 00 11 01 10110 1 穷举法穷举法 1 2 逻辑表达式逻辑表达式或卡诺图或卡诺图最简与或最简与或表达式表达式化简 3 2 BABAY已为最简与或表达式 4 逻辑变换逻辑变换 5 逻辑电路图逻辑电路图ABY&ABY=1用与非门实现ABBABAYBAY用异或门实现例2 设计一个三人表决电路，结果按“少数服从多数”的原则决定。 解：(1)根据设计要求建立该逻辑函数的真值表A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111(2) 由真值表写出逻辑表达式：ABCCABCBABCAY (3) 化简（用卡

8、诺图）：ACBCABY(4) 画出逻辑图 （图a）如果要求用与非门实现该逻辑电路，就应将表达式转换成与非与非表达式：逻辑图为图b所示。ACBCABACBCABYab例例3 3 设计一个监视交通信号灯工作状态的逻辑电路。正常情况设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。信号，提醒有关人员修理。 解解 逻辑抽象逻辑抽象输入变量：输入变量：1 - 亮亮0 - 灭灭输出变量：输出变量：R（红）（红）Y（黄）（黄）G（绿）（绿）Z（有无故障）（有无故障）1 - 有有

9、0 - 无无 列真值表列真值表R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110010111 卡诺图化简卡诺图化简RYG0100 01 11 101111 列真值表列真值表R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1100101111 ZR Y GRYRGYGYGRGRYGYRZ 画逻辑图画逻辑图例4 设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从Y0、Y1、Y2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通

10、火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含4个2输入端与非门与非门）实现。 解：(1) 列真值表：对于输入，设有信号为逻辑“1”；没信号为逻辑“0”。对于输出，设允许通过为逻辑“1”；不设允许通过为逻辑“0”。 根据题意，列真值表：根据题意，列真值表：I0 I1 I2 Y0 Y1 Y20 0 0 0 0 00 0 1 0 0 10 1 0 0 1 00 1 1 0 1 01 0 0 1 0 01 0 1 1 0 01 1 0 1 0 01 1 1 1 0 0I0 I1 I2 Y0 Y1 Y20 0 0 0 0 00 0

11、1 0 0 10 1 0 1 01 1 0 0组组合合电电路路I0I1I2Y0Y1Y2按优先级处理信号的电路按优先级处理信号的电路优先级优先级I0、I1、I2有效电平为高电平有效电平为高电平(3)根据要求，将上式转换为与非表达式： 00IY 101IIY 2102102IIIIIIY由简化真值表得表达式：由简化真值表得表达式：Y0=I0Y1=I0I1Y2=I0I1I2(4) 画出逻辑图 可见，在实际设计逻辑电路时，有时并不是表达式最简单，可见，在实际设计逻辑电路时，有时并不是表达式最简单，就能满足设计要求，还应考虑所使用集成器件的种类，将表就能满足设计要求，还应考虑所使用集成器件的种类，将表达

12、式转换为能用所要求的集成器件实现的形式，并尽量使所达式转换为能用所要求的集成器件实现的形式，并尽量使所用集成器件最少，就是设计步骤框图中所说的用集成器件最少，就是设计步骤框图中所说的“最合理表达最合理表达式式”。 例例5 水槽由两台水泵水槽由两台水泵 L1 、L2供水。供水。A、B、C为三个水位为三个水位检测仪，当水位低于水位检测仪时，它们输出高电平，检测仪，当水位低于水位检测仪时，它们输出高电平，当水位高于水位检测仪时，它们输出低电平。试用逻辑当水位高于水位检测仪时，它们输出低电平。试用逻辑门设计一个控制两台水泵供水的电路，要求门设计一个控制两台水泵供水的电路，要求:1、当水位超过、当水位超

13、过C点时：点时：水泵水泵L1 、L2均停止工作均停止工作;2、当水位超过、当水位超过B点，低于点，低于C点时：点时：仅仅L1工作工作;3、当水位超过、当水位超过A点，低于点，低于B点时：点时：仅仅L2工作工作;4、当水位低于、当水位低于A点时：水泵点时：水泵L1 、L2同时同时工作工作.L L1 1L L1 1ABL L1 1L L1 1L L1 1L L2 2C输入变量（输入变量（A、B、C ）：）：为三个检测仪的输出为三个检测仪的输出逻辑逻辑1：水位低于水位检测仪；：水位低于水位检测仪；逻辑逻辑0：水位高于水位检测仪。：水位高于水位检测仪。输出变量（输出变量（L L1 1， L L2 2）

14、：）：两个水泵两个水泵逻辑逻辑1：水泵工作；：水泵工作；逻辑逻辑0：水泵不工作。：水泵不工作。1 1、逻辑抽象：、逻辑抽象：L L1 1L L2 2ABC当水位超过当水位超过C点时，点时，L1 、L2均停止工作均停止工作; ;2、列真值表、列真值表1 11 10 01 10 00 01 10 0当水位超过当水位超过B点，低于点，低于C点时仅点时仅L1工作工作;当水位低于当水位低于A点时，点时，L1 、L2同时工作。同时工作。当水位超过当水位超过A点，低于点，低于B点时仅点时仅L2工作工作; L1L21 11 11 10 01 11 11 10 01 10 00 01 11 11 10 00 0

15、1 10 01 10 00 00 00 00 0 C B AL L1 1L L2 2ABC L1L2111011101001110010100000CBA11010100 00 01 11ABC10 01 01L1BC 00 01 11ABC10 00 11L2ABABCL1=+L2= B3、由真值表写出逻辑表达式简化和变换逻辑表达式、由真值表写出逻辑表达式简化和变换逻辑表达式4、画出逻辑电路（、画出逻辑电路（略略）3.3 组合电路中的竞争冒险组合电路中的竞争冒险1、产生竞争冒险的原因、产生竞争冒险的原因在组合电路中，当输入信号的状态改变时，输出端可能会出在组合电路中，当输入信号的状态改变时，

16、输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。为竞争冒险。产生竞争冒险的原因：主要是门电路的延迟时间产生的。产生竞争冒险的原因：主要是门电路的延迟时间产生的。AA1&Y1AAY1(a)(b)11Y2AAY2(a)(b)干扰信号干扰信号01AAY12AAY2、消除竞争冒险的方法、消除竞争冒险的方法BCBAYY1 ABC000111100000110111ABC12314&有圈相切，则有竞争冒险有圈相切，则有竞争冒险ACBCBAY增加冗余项，增加冗余项，消除竞争冒险消除竞争冒险Y1ABC125341&当A=C=1时

17、，Y=1若B10，则会出现负向的干扰脉冲。组合电路的特点：在任何时刻的输出只取决于当组合电路的特点：在任何时刻的输出只取决于当时的输入信号，而与电路原来所处的状态无关。实现时的输入信号，而与电路原来所处的状态无关。实现组合电路的基础是逻辑代数和门电路。组合电路的基础是逻辑代数和门电路。组合电路的逻辑功能可用逻辑图、真值表、逻辑组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等表达式、卡诺图和波形图等5种方法来描述，它们在本种方法来描述，它们在本质上是相通的，可以互相转换。质上是相通的，可以互相转换。组合电路的设计步骤：逻辑图组合电路的设计步骤：逻辑图写出逻辑表达式写出逻辑表达式

18、逻辑表达式化简逻辑表达式化简列出真值表列出真值表逻辑功能描述。逻辑功能描述。组合电路的设计步骤：列出真值表组合电路的设计步骤：列出真值表写出逻辑表写出逻辑表达式或画出卡诺图达式或画出卡诺图逻辑表达式化简和变换逻辑表达式化简和变换画出逻画出逻辑图。辑图。在许多情况下，如果用中、大规模集成电路来实现在许多情况下，如果用中、大规模集成电路来实现组合函数，可以取得事半功倍的效果。组合函数，可以取得事半功倍的效果。3.4.1 编码器编码器3.4.5 算术运算电路算术运算电路3.4.2 译码器译码器3.4.3 数据选择器数据选择器3.4.4 数值比较器数值比较器实现编码操作的电路称为编码器。编码器的逻辑功

19、能就是把输入的每一个高、低电平信号编成一个对应的二进制代码。1、2位二进制编码器（位二进制编码器（4线线-2线编码器）线编码器）输输入入4个互斥的信号个互斥的信号输输出出2位二进制代码位二进制代码真真值值表表 I0 I1 I2 I3 Y1 Y0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 1 编编码码器器N个需编码的信息个需编码的信息n位二进制码（位二进制码（2nN）输入高电平有效输入高电平有效 输出输出8421码码高？低？高？低？码？码？3.4.1 编码器编码器真真值值表表 I0 I1 I2 I3 Y1 Y0 0 0 0

20、 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 1 由真值表填卡诺图：真值表填卡诺图： 00 01 11 10 00 0 1 1 01 0 11 10 0 I0 I1 I2I3Y1 00 01 11 10 00 0 1 0 01 1 11 10 0 I0 I1 I2I3Y0Y1=I2+I3Y0=I1+I3 I0 I1 I2 I3 Y1 Y0 0 0 0 0 0 0 1 0 0 1 0 1 1 1 0 1 1 1 完完整整的的真真值值表表 Y1 Y0 I0 0 0 I1 0 1 I2 1 0 I3 1 1简简化化的的真真值值表表11Y0Y

21、1I2I3I1I0逻辑图：Y1=I2+I3Y0=I1+I32、3位二进制编码器位二进制编码器输输入入8个互斥的信号个互斥的信号输输出出3位二进制代码位二进制代码输入输 出Y2 Y1 Y0I0I1I2I3I4I5I6I70 0 00 0 10 1 00 1 11 0 01 0 11 0 01 1 1真值表真值表 Y1 Y0 I0 0 0 I1 0 1 I2 1 0 I3 1 1753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4 I3I2 I1 I0Y2 Y1 Y0I7I6I5I4 I3I2 I1 I0Y2 Y1 Y0(a)

22、 由或门构成(b) 由与非门构成111&逻逻辑辑表表达达式式逻辑图逻辑图输入输 出Y2 Y1 Y0I0I1I2I3I4I5I6I70 0 00 0 10 1 00 1 11 0 01 0 11 0 01 1 13、3位二进制优先编码器位二进制优先编码器在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。增加优先级增加优先级设I7的优先级别最高，I6次之，依此类推，I0最低。增加标志位增加标志位GS有编码请求时GS=1，以区分无编码请求和I0有效。输 入 I7 I6 I5 I4 I3 I2 I1 I0 输 出 Y2 Y1 Y0 GS 1 0 1 0 0 1 0 0 0 1 0 0

23、 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 1 0 0 0 1 0 0 0 0 12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY逻辑表达式逻辑表达式01234567IIIIIIIIGS 输 入

24、I7 I6 I5 I4 I3 I2 I1 I0 输 出 Y2 Y1 Y0 G S 1 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 1 0 0 0 1 0 0 0 0 逻辑图逻辑图111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08线线-3线线优优先先编编码码器器如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反

25、相器就可以了。4. 优先编码器（优先编码器（8-3线优先编码器线优先编码器74LS148）SIIIIIIIIIIYSIIIIIIIIYSIIIIY)()()(7656436421076543542176542SIIIIIIIIYS76543210选通输出端：SIIIIIIIISSIIIIIIIIYEX)(7654321076543210选通输出端：扩展端：74LS148功能表功能表输 入输 出1 x x x x x x x x0 1 1 1 1 1 1 1 10 x x x x x x x 00 x x x x x x 0 10 x x x x x 0 1 10 x x x x 0 1 1 1

26、0 x x x 0 1 1 1 10 x x 0 1 1 1 1 10 x 0 1 1 1 1 1 10 0 1 1 1 1 1 1 11 1 1 1 11 1 1 0 10 0 0 1 00 0 1 1 00 1 0 1 00 1 1 1 01 0 0 1 01 0 1 1 01 1 0 1 01 1 1 1 0S0I1I2I3I4I5I6I7I2Y1Y0YSYEXY输输入入：逻辑：逻辑0(0(低电平）有效低电平）有效输输出出：逻辑：逻辑0(0(低电平）有效低电平）有效0111111000110074LS148芯片性能芯片性能(1) 高位优先编码（ 优先权最高， 最低）(2) 当某输入端优先

27、权最高时，输出为该输入端的编号按位求反。如时，输出为111按位求反，即000。 7I0I07ISI7I6I5I4I3I2I1I0YEXY2Y1Y0YSS74LS148（3） 为使能输入端，低电平有效。为使能输入端，低电平有效。 为使能输出端，通常接为使能输出端，通常接至低位芯片的端，无编码信号输入端。至低位芯片的端，无编码信号输入端。 和和 配合可以实现多级配合可以实现多级编码器之间的优先级别的控制。编码器之间的优先级别的控制。 为扩展输出端，是控制标志。为扩展输出端，是控制标志。 0表示有编码信号输入。表示有编码信号输入。SYSSYEXYEXY例 由两片74LS148组成的16-4线编码器只

28、有 均无输入信号时（均为高电平）时，才允许对 的输入信号进行编码。158AA70AA(1)片的 可作为输出的第4位。EXY)2(0)1(00)2(1)1(11)2(2)1(22YYZYYZYYZEXYZ 3指出下列几种情况电路指出下列几种情况电路输出的状态：输出的状态：(1) 端为端为0，其余均为高电平，其余均为高电平(2) 端为端为0，其余均为高电平，其余均为高电平(3) 和和 同为同为0，其余均为高，其余均为高电平电平(4) 全为全为003 ZZ4A10A0A8A015AA问题思考：若用四片问题思考：若用四片74148构成一个构成一个32线线5线线 编码器，电路如何设计？编码器，电路如何设

29、计？ 若用八片若用八片74148构成一个构成一个64线线6线线 编码器，电路又如何设计？编码器，电路又如何设计？ 输 入I输 出Y3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 15、8421 BCD码编码器码编码器输输入入10个互斥的数码个互斥的数码输输出出4位二进制代码位二进制代码真真值值表表9753197531076327632176547654298983IIIIIIIIIIYI

30、IIIIIIIYIIIIIIIIYIIIIY逻辑表达式逻辑表达式输 入I输 出Y3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1I9 I8 I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0(a) 由或门构成1111I9 I8 I7I6I5I4 I3I2 I1 I0(b) 由与非门构成Y3 Y2 Y1 Y0&逻辑图逻辑图9753197531076327632176547654

31、298983IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIYI9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y2 Y1 Y01 0 1 0 0 1 0 0 0 10 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 11 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 06、8421 BCD码优先编码器码优先编码器真值表真值表优先级别从 I9至 I0递降

32、逻辑表达式逻辑表达式124683468568789123456789345678956789789902458934589689789234567893456789678978914895896897894567895678967897892898993IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIYI9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y2 Y1 Y01 0 1 0 0 1 0 0

33、0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 11 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 0逻辑图逻辑图11111111 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 Y3 Y2 Y1 Y01 &1 &1&1在每一个输入端和输出端都加上反相器，便可得到输入和输出均为反变量的 8421 BCD 码优先编码器。10线-4线优先编码器 16 15 14 1

34、3 12 11 10 974LS147 1 2 3 4 5 6 7 8VCC NC Y3 I3 I2 I1 I9 Y0I4 I5 I6 I7 I8 Y2 Y1 GND3、集成、集成10线线-4线优先编码器线优先编码器输入端和输出端都是低电平有效小结用二进制代码表示特定对象的过程用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称为称为编码；实现编码操作的电路称为编码器。编码器。编码器分二进制编码器和十进制编编码器分二进制编码器和十进制编码器，各种编码器的工作原理类似，码器，各种编码器的工作原理类似，设计方法也相同。集成二进制编码器设计方法也相同。集成二进制编码器和集成十进制编码器均采用

35、优先编码和集成十进制编码器均采用优先编码方案。方案。3.4.2 译码器译码器译码器就是把一种代码转换为另一种代码的电路。把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。3.4.2.1 二进制译码器二进制译码器设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。译译码码器器n位二进制码位二进制码N个译码出的信息个译码出的信息N 2n1、3位二进制译码器位二进制译码器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70

36、 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表输输入入：3位二进制代码位二进制代码输输出出：8个互斥的信号（高电平有效）个互斥的信号（高电平有效）01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y

37、5 Y4 Y3 Y2 Y1 Y0逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列3 线-8 线译码器7766554433221100mYmYmYmYmYmYmYmY7766554433221100mYmYmYmYmYmYmYmY7766554433221100mEYmEYmEYmEYmEYmEYmEYmEYIIIIIIII7766554433221100mEYmEYmEYmEYmEYmEYmEYmEYIIIIIIII输出高电平有效输出高电平有效输出低电平有效输出低电平有效输出高电平有效输出高电平有效使能高电平有效使能高电平有效输出低电平有效输出低电平有效使能低电

38、平有效使能低电平有效2、集成二进制译码器、集成二进制译码器74LS138 16 15 14 13 12 11 10 9 74LS138 1 2 3 4 5 6 7 8 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S2 S3 S1 Y7 GND 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 S2 S3 G1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 S2 S3G1 (a) 引脚排列图 (b) 逻辑功能示意图 A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），S1、 、为选通控制端。当S11、 时，

39、译码器处于工作状态；当S10、时，译码器处于禁止状态。07YY2S3S032SS132SS7321763216532154321433213232121321103210mSSSYmSSSYmSSSYmSSSYmSSSYmSSSYmSSSYmSSSY输输入入：自然二进制码：自然二进制码输输出出：低电平有效：低电平有效表达式：表达式：A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），S1、 、为选通控制端。当S11、 时，译码器处于工作状态；当S10、时，译码器处于禁止状态。07YY2S3S032SS132SS真值表真值表输 入 输 出 使 能 选 择 1S A2 A1 A0 0

40、1234567 YYYYYYYY 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 32SS Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10Y

41、11 Y12 Y13 Y14 Y15 使能 译码输出 A0A1A2 A3 “1” 译码输入 A0A1A2 S1 S2 S3 低位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0A1A2 S1 S2 S3 高位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 3、74LS138的级联的级联4 线-16 线译码器ABCAL例例1：用一片：用一片74LS138实现函数实现函数123LACABCABCLBCABCLABABC 例例3 3：试用：试用74LS138设计一个监视交通信号灯工作状态的逻设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视辑电路。正常情

42、况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。为故障状态，发出报警信号，提醒有关人员修理。7620mmmm 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 7620mmmm ABCAL例例1：用一片：用一片74LS138实现函数实现函数首先将函数式变换为最小项之和的形式首先将函数式变换为最小项之和的形式在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数. +5V A B C L & 7620YYYY ABCCABCBACBAL 0267mmmm 1

43、23LACABCABCLBCABCLABABC 1345621373235LABCABCABCABCmmmmLABCABCABCmmmLABCABCABCmmm Y1Y0Y2Y3Y4Y6Y7Y5A2A1A0E3E2E1&L3L1L2+5VCBA2137L = YYY3235L= YYY16435L =YYYY例例3 3：试用：试用74138设计一个监视交通信号灯工作状态的逻辑电路。设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。发出报警信号，提醒有关人员修理。

44、ZR Y GRYRGYG ()()()R Y GRY GGRG YYYG RR R Y GRYGRYGRYGRYGRYGRYG03567mmmmm 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 +5V R Y G 03567Zmmmmm Z& 03567mmmmm03567YYYYY二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。3.4.2.2 二二-十进

45、制译码器十进制译码器1、8421 BCD码译码器码译码器把二-十进制代码翻译成10个高低电平信号的电路，称为二-十进制译码器。A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0

46、 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0真值表真值表01239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAY A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&逻辑表达式逻辑表达式逻辑图逻辑图 A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&将与门换成与非门，则输出为反变

47、量，即为低电平有效。、集成、集成8421 BCD码码译码器译码器74LS42 16 15 14 13 12 11 10 974LS42 1 2 3 4 5 6 7 8VCC A0 A1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0 A1 A2 A3Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A0 A1 A2 A3(a) 引脚排列图(b) 逻辑功能示意图输出为反变量，即为低电平有效，并且采用完全译码方案。abcdefgh a b c d a f b e f g h g e

48、c d(a) 外形图(b) 共阴极(c) 共阳极+VCCabcdefgh3.4.2.3 显示译码器显示译码器1、数码显示器、数码显示器 把数字量翻译成数字显示器所能识别的信号的译码器称为把数字量翻译成数字显示器所能识别的信号的译码器称为数字显示译码器。数字显示译码器。b=c=f=g=1，a=d=e=0时时c=d=e=f=g=1，a=b=0时时共阴极共阴极2、显示译码器、显示译码器真值表仅适用于共阴极真值表仅适用于共阴极LED真值表真值表 A3A2A1A0000111100010101011111110100212023AAAAAAAaa的卡诺图的卡诺图 A3A2A1A0000111100011

49、10110111111010b的卡诺图的卡诺图 A3A2A1A000011110001110111111111001c的卡诺图的卡诺图01012AAAAAb012AAAc A3A2A1A000011110001010101011101011d的卡诺图的卡诺图 A3A2A1A000011110001010100011001011e的卡诺图的卡诺图012120102AAAAAAAAAd0102AAAAe A3A2A1A000011110001110101111001001f的卡诺图的卡诺图 A3A2A1A000011110000110101111101011g的卡诺图的卡诺图0212013AAAA

50、AAAf1212013AAAAAAAg逻辑表达式逻辑表达式121201302120130102012120102012010120201023AAAAAAAgAAAAAAAfAAAAeAAAAAAAAAdAAAcAAAAAbAAAAAAAa逻辑图逻辑图a b c d e f g A3 A2 A1 A01111&b c dagfe3AA2A1A07448LTRBIBI/RBO七段显示译码器7448是一种与共阴极数字显示器配合使用的集成译码器，它的功能是将输入的4位二进制代码转换成显示器所需要的七个段信号ag。灯测试输入灭零输入灭灯输入/灭零输出2、集成显示译码器、集成显示译码器74LS482、集

51、成显示译码器、集成显示译码器74LS48 16 15 14 13 12 11 10 974LS48 1 2 3 4 5 6 7 8VCC f g a b c d eA1 A2 LT BI/RBO RBI A3 A0 GND引脚排列图引脚排列图输 入输 出功 能 或十 进 制 数LT RBIA3 A2 A1 A0RBOBI /a b c d e f gRBOBI / (灭 灯 )LT (试 灯 )RBI (动 态 灭 零 ) 0 1 0 0 0 0 00(输 入 )100 0 0 0 0 0 01 1 1 1 1 1 10 0 0 0 0 0 001234567891011121314151 1

52、1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111111111111111 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0

53、10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 0功功能能表表由真值表可以看出，为了增强器件的功能，在 74LS48 中还设置了一些辅助端。这些辅助端的功能如下：（1）试灯输入端LT：低电平有效。当LT0 时，数码管的七段应全亮，与输入的译码信号无关。本输入端用于测试数码管的好坏。（2）动态灭零输入端RBI：低电平有效。当LT1、RBI0、且译码输入全为 0 时，该位输出不显示，即 0 字被熄灭；当译码输入不全为 0 时，该位正常显示。本输入端用于消隐无效的 0。如数据0034.50 可显示为 34.5。（3）灭

54、灯输入/动态灭零输出端RBOBI /：这是一个特殊的端钮，有时用作输入，有时用作输出。当RBOBI /作为输入使用，且RBOBI /0 时，数码管七段全灭，与译码输入无关。当RBOBI /作为输出使用时，受控于LT和RBI：当LT1 且RBI0 时，RBOBI /0；其它情况下RBOBI /1。本端钮主要用于显示多位数字时，多个译码器之间的连接。辅助端功能辅助端功能B) L2(AB) L3(A=B) L2(AB) L2(AB AB AB3A3B2A2B1A1B0A0B、AB AB AB3A3B2A2B1A1B0A0 B A B A B3A3 B2A2 B1A1 B0A0 B0A0= B0A0=

55、 B0A0= B0 1 0 00 1 00 0 11 0 00 1 01 0 00 1 01 0 00 1 01 0 00 1 01 0 00 1 00 0 14位数值比较器CC14585AB时，Y(AB时，Y(AB)=1A=B时，Y(A=B)=1I(AB)、 I(A=B)为级为级连输入端，作用为：连输入端，作用为：(1)芯片的扩展芯片的扩展(2)多片连接时，当本位的多片连接时，当本位的A和和B比较无结果时，电比较无结果时，电路的输出由路的输出由I的输入状态的输入状态决定决定(3)若为最低位片时，若为最低位片时，I(AB)和和I(A=B)接接13.4.4.3 比较器的级联比较器的级联 16 1

56、5 14 1 3 12 11 10 974LS85 1 2 3 4 5 6 7 8VCC A3 B2 A2 A1 B1 A0 B0B3 AB AB A=B AB AB AB AB AB AB AB AB AB AB AB AB、 AB和A=B 必须预先分别预置为1、0、1。小结在各种数字系统尤其是在计算机中，经在各种数字系统尤其是在计算机中，经常需要对两个二进制数进行大小判别，然常需要对两个二进制数进行大小判别，然后根据判别结果转向执行某种操作。用来后根据判别结果转向执行某种操作。用来完成两个二进制数的大小比较的逻辑电路完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。在数字电称

57、为数值比较器，简称比较器。在数字电路中，数值比较器的输入是要进行比较的路中，数值比较器的输入是要进行比较的两个二进制数，输出是比较的结果。两个二进制数，输出是比较的结果。利用集成数值比较器的级联输入端，很利用集成数值比较器的级联输入端，很容易构成更多位数的数值比较器。数值比容易构成更多位数的数值比较器。数值比较器的扩展方式有串联和并联两种。较器的扩展方式有串联和并联两种。3.4.5 算术运算电路算术运算电路1、半加器、半加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。半加器真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1iiiiiiiiiiBACB

58、ABABAS=1&AiBiSiCiAiBiSiCiCO半加器符号半加器电路图加数本位的和向高位的进位2、全加器、全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1 AiBiCi-1000111100010111010 Si的卡诺图 AiBiCi-1000111100001010111 Ci的卡诺图17421iiiiCBAmmmmSiiiiiiiiBACBABAmmC153)(Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。iiiiiiiiiiiiiiiiiiiiiiBACBABACBABABACBACBABAmmC111153)()(全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号=1&AiBiCi-1SiCi (a) 逻辑图 (c) 国标符号AiBiCi-1SiCiAiBiCi-1SiCi(b) 曾用符号CI CO&FA=1111111111117421)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBC