第09讲编码器和译码器

1、Digital Logic Circuit第9讲 编码器和译码器第 9 讲n 课时授课计划n 课 程 内 容Digital Logic Circuit第9讲 编码器和译码器内容： 编码器和译码器目的与要求： 1. 掌握编码、编码器、优先编码的概念。 2. 了解二进制编码器的逻辑功能、设计方法。 3. 了解优先编码器MSI 器件74LS148的逻辑功能。 4. 掌握译码原理、译码器的设计方法。 5. 掌握MSI 器件74LS138的功能、使用、功能扩展、逻辑符号。重点与难点： 掌握编码、编码器、优先编码的概念。 掌握译码器的概念和原理。 优先编码器的正确理解。 了解中规模组合逻辑电路的使用方法。

2、 教学方法设计： 1. 讲解中注意基本概念的建立。 2. 强调MSI器件的使用，培养查手册的能力。 3. 由于编码与译码是逆过程，所以回顾已经讲过的编码器，引入译码器。Digital Logic Circuit第9讲 编码器和译码器课堂讨论：一般编码器输入的编码信号为什么是相互排斥的？复习（提问）： 1 编码原则？ 2 为什么要用二进制编码器？ 3.译码原则？ 4. 8位电话号码能供多少用户使用？（电话号码为十进制） 5.若要对8421BCD码进行译码，输出信号应有多少个？ 6.逻辑函数的标准最小项之和式？ 7.译码器CT74LS138的输出逻辑函数式？Digital Logic Circui

3、t第9讲 编码器和译码器中规模通用集成电路概述n集成电路区分为SSI,MSI,LSI,VLSI，不仅体现在集成度的提高上，而且体现为单芯片的功能的增强。nSSI基本器件（如门电路）的集成nMSI逻辑部件（如译码器）的集成nLSI,VLSI数字子系统或数字系统（如微处理器）的集成n学习MSI要注意几点：n该器件如何完成特定功能（如译码器如何实现译码）n器件功能的扩展和应用（如译码器可以实现逻辑函数）n基于MSI的设计区别于基于SSI的地方（如前者要求充分利用现有组件功能，尽可能减少相互连线）Digital Logic Circuit第9讲 编码器和译码器常用MSI组合逻辑电路n编码器n译码器n数

4、据选择器n数据分配器n并行加法器n数值比较器Digital Logic Circuit第9讲 编码器和译码器编码器编码：编码：用代码表示特定对象的过程（特定对象可以包括字母、数字、符号等）。编码器：编码器：实现编码的逻辑电路。二进制编码的原则：二进制编码的原则：用n位二进制代码可以表示2n个信号，对N个信号编码时，应由2nN来确定编码位数n。 提问：101键盘编码至少需要几位二进制代码？Digital Logic Circuit第9讲 编码器和译码器 1.二进制编码器：二进制编码器：用n位二进制代码对2n个信号进行编码的电路。3位二进制编码器（位二进制编码器（8-3编码器）输输出出3位二进制代

5、码位二进制代码真真值值表表753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIY1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001IIIIIIII01276543210YYY出输入输利用了输入互斥的约束输输入入8个互斥的信号个互斥的信号Digital Logic Circuit第9讲 编码器和译码器8个输入信号互斥。当I1I7输入为0时，输出就是I0的编码。输入信号为高电平有效（有效：表示有编码请求）输出代码编为原码

6、（对应自然二进制数）I7I6I5I4 I3I2 I1 I0Y2 Y1 Y0111注：教材图2-17用了两级或非门可以增加驱动能力。Digital Logic Circuit第9讲 编码器和译码器2.二二十进制编码器十进制编码器 将09十个十进制数转换为二进制代码的电路。下图为8421BCD编码器的真值表。输输入入10个互斥的信号个互斥的信号输输出出4位二进制代码位二进制代码Digital Logic Circuit第9讲 编码器和译码器9753197531076327632176547654298983IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIY利用了输入互斥的约束Di

7、gital Logic Circuit第9讲 编码器和译码器 当编码器某一输入信号为1且其它输入信号为0时，有一组数码输出。如I7=1时，Y3Y2Y1Y0=0111。输出数码各位的权从高位到低位分别为8、4、2、1，因此是一个8421BCD码编码器。 从编码表可以看出，该编码器输入信号I0I9也是互斥的。I9 I8 I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y01111Digital Logic Circuit第9讲 编码器和译码器3. 优先编码器优先编码器 允许同时输入多个编码信号，而电路只对其中优先级别最高的信号进行编码。下图为8-3优先编码器74LS148的逻辑图。8线-3

8、线优先编码器演示Digital Logic Circuit第9讲 编码器和译码器从功能表看出，输入输出的有效信号都是0。在输入中，下标越大，优先级越高。输出为反码输出。控制输入端(选通输入端) =0时，编码器工作。 =1时，输出均为1，不进行编码。 为选通输出端。当控制输入端 =0，但无有效信号输入时， =0。(YS的低电平表示“无编码信号输入”) 为扩展输出端。当 =0，且有信号输入时， 才为0，否则为1。（ 的低电平表示“有编码信号输入”） STSTSTSTEXYEXYSYSYEXYDigital Logic Circuit第9讲 编码器和译码器VCC YS YEX I3 I2 I1 I0

9、 Y0I4 I5 I6 I7 ST Y2 Y1 GND 16 15 14 13 12 11 10 974LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEXST I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 15 1474LS148 5 4 3 2 1 13 12 11 10(a) 引脚排列图(b) 逻辑功能示意图集成集成3 3位二进制优先编码器位二进制优先编码器7474LS148LS148Digital Logic Circuit第9讲 编码器和译码器 Y0 Y1 Y2 Y3 YEX Y0 Y1 Y2 YEXYS 低位片 ST I0 I1 I2 I3 I4

10、 I5 I6 I7 Y0 Y1 Y2 YEXYS 高位片 ST I0 I1 I2 I3 I4 I5 I6 I7I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15&8 8线线-3-3线优先编码器级联构成线优先编码器级联构成1616线线-4-4线优先编码器线优先编码器16线线-4线优先编码器线优先编码器优先级别从015 II递降注：从16线-4线优先编码器的功能表和8线-3线优先编码器的功能表的对照去理解。Digital Logic Circuit第9讲 编码器和译码器I9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y

11、2 Y1 Y01 0 1 0 0 1 0 0 0 10 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 11 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 08421 BCD码优先编码器码优先编码器真值表真值表优先级别从 I9至 I0递降Digital Logic Circuit第9讲 编码器和译码器1246834685687891234567893456789567897899024

12、58934589689789234567893456789678978914895896897894567895678967897892898993IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIY逻辑表达式逻辑表达式Digital Logic Circuit第9讲 编码器和译码器逻辑图逻辑图11111111 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 Y3 Y2 Y1 Y01 &1 &a

13、mp;1&1在每一个输入端和输出端都加上反相器，便可得到输入和输出均为反变量的 8421 BCD 码优先编码器。Digital Logic Circuit第9讲 编码器和译码器 16 15 14 13 12 11 10 974LS147 1 2 3 4 5 6 7 8VCC NC Y3 I3 I2 I1 I9 Y0I4 I5 I6 I7 I8 Y2 Y1 GND集成集成10线线-4线优先编码器线优先编码器输入端和输出端都是低电平有效Digital Logic Circuit第9讲 编码器和译码器集成集成10线线-4线优先编码器线优先编码器74147Digital Logic Circu

14、it第9讲 编码器和译码器译码器译码是编码的逆过程。译码：译码：将表示特定意义信息的二进制代码翻译出来。译码器：译码器：实现译码功能的逻辑电路；二进制译码原则：二进制译码原则： 用n位二进制代码可以表示2n个信号，所以对n位代码译码时，应由2n N来确定译码信号位数N。译码器按用途可分为下列三类： 变量译码器：变量译码器：编码器的逆过程，用来表示输入变量的状态。一般是以较少的输入变为较多输出的器件，通常包含2n译码和8421BCD码译码两类。 码制变换译码器：码制变换译码器：用于实现各种编码之间的转换，如BCD码之间的转换，8421码转换为余3码等。 数字显示译码器：数字显示译码器：主要解决将

15、二进制数显示成对应的十进制或十六进制数的问题，一般可分为LED译码驱动器和LCD译码驱动器两类。 Digital Logic Circuit第9讲 编码器和译码器1. 二进制译码器二进制译码器 将输入二进制代码译成相应输出信号的电路。电路结构 译码器有输出高电平有效和输出低电平有效两种类型。输出高电平有效时，每个输出对应输入的一个最小项；输出低电平有效时，每个输出对应输入的一个最小项的非。 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。Digit

16、al Logic Circuit第9讲 编码器和译码器3位二进制译码器位二进制译码器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表输输入入：3位二进制代码位二进制代码 输输出出：8个互斥的信号个互斥的信号Digital Logic Circuit第9讲

17、 编码器和译码器01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列3 线-8 线译码器Digital Logic Circuit第9讲 编码器和译码器集成二进制译码器集成二进制译码器74LS138 16 15 14 13 12 11 10 974LS138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 G2A

18、 G2B G1 Y7 GND74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 G2A G2B G1Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 STB STC STA(a) 引脚排列图(b) 逻辑功能示意图A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、 、为选通控制端。当G11、 时，译码器处于工作状态；当G10、时，译码器处于禁止状态。07YYAG2BG2022BAGG122BAGGDigital Logic Circuit第9讲 编码器和译码器真值表真值表输 入使 能选 择输 出G1 2GA2 A1 A001234567

19、 YYYYYYYY 1 0 1 01 01 01 01 01 01 01 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 1输输入入：自然二进制码：自然二进制码输输出出：低电平有效：低电平有效BAGGG22274LS138演示Digital Logic Circuit

20、第9讲 编码器和译码器功能扩展：2片74LS138级联组成4-16线译码器当E=1时，两个译码器均不工作，输出都为高电平。当E=0时，译码器工作。 当A3=0时，1号片工作，输出由输入二进制代码A2A1A0决定。 当A3=1时，1号片不工作，输出全为高电平1。2号片工作，输出由输入二进制代码A2A1A0决定。Digital Logic Circuit第9讲 编码器和译码器A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0

21、 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0真值表真值表2. 二二-十进制译码器十进制译码器 将4位BCD码的十组代码翻译成09十个对应输出信号的电路。有4个输入端、10个输出端，所以又称为4线-10线译码器。Digital Logic Circuit第9讲 编码器和译

22、码器01239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAY A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&逻辑表达式逻辑表达式Digital Logic Circuit第9讲 编码器和译码器 A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&将与门换成与非门，则输出为反变量，即为低电平有效。Digital Logic Circuit第9

23、讲 编码器和译码器集成集成8421 BCD码译码器码译码器74LS42 16 15 14 13 12 11 10 974LS42 1 2 3 4 5 6 7 8VCC A0 A1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0 A1 A2 A3Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A0 A1 A2 A3(a) 引脚排列图(b) 逻辑功能示意图输出为反变量，即为低电平有效Digital Logic Circuit第9讲 编码器和译码器数码显示译码器数码显示译码器 在数字

24、系统中处理的是二进制信号，而人们习惯使用十进制的数字或运算结果，因此需要用数字显示电路，将数字系统的处理结果用十进制数字显示出来供人们观测、查看。 显示译码器主要由译码器和驱动器两部分组成，通常将这两部分集成在一块芯片中。1.七段数字显示器件（LED或LCD）共阳极接法：当某段外接低电平时，该段被点亮。共阴极接法：当某段外接高电平时，该段被点亮。显示译码器、驱动器七段数字显示器件BCD码十进制数字显示Digital Logic Circuit第9讲 编码器和译码器n七段码（的驱动信号）a g 1 表示亮，0 表示灭abcdefg111111011011010011111七段显示器件Digita

25、l Logic Circuit第9讲 编码器和译码器Digital Logic Circuit第9讲 编码器和译码器七七段段显显示示译译码码器器的的真真值值表表0 0 0 0 0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1

26、 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 0A3 A2 A1 A0a b c d e f g0123456789101112131415七段显示译码器相当于一个代码转换电路，输入四位BCD码，输出七段代码。Digital Logic Circuit第9讲 编码器和译码器BCD - 七段显示译码器的卡诺图七段显示译码器的卡诺图Ya = A3A2A2A0 + A3A1 + A2A0Yb = A3A1 + A2A1A0 + A2A1A0Digi

27、tal Logic Circuit第9讲 编码器和译码器BCD - 七段显示译码器的卡诺图七段显示译码器的卡诺图Yc = A3A2 + A2A1A0Yd = A2A1A0 + A2A1A0 + A2A1A0Digital Logic Circuit第9讲 编码器和译码器BCD - 七段显示译码器的卡诺图七段显示译码器的卡诺图Ye = A2A1 + A0Yf = A3A2A0 + A1A0 + A2A1Digital Logic Circuit第9讲 编码器和译码器BCD - 七段显示译码器的卡诺图七段显示译码器的卡诺图Yg = A3A2A1 + A2A1A0Digital Logic Circ

28、uit第9讲 编码器和译码器n常用的4线-7段译码器/驱动器有74LS47（驱动共阳器件）、74LS48（驱动共阴器件）、CC14547。Digital Logic Circuit第9讲 编码器和译码器集成显示译码器集成显示译码器74LS48 16 15 14 13 12 11 10 974LS48 1 2 3 4 5 6 7 8VCC f g a b c d eA1 A2 LT BI/RBO RBI A3 A0 GND74LS48功能演示Digital Logic Circuit第9讲 编码器和译码器功功能能表表输 入输 出功能或十进制数LT RBIA3 A2 A1 A0RBOBI /a b

29、 c d e f gRBOBI / (灭灯)LT (试灯)RBI (动态灭零)0 1 00 0 0 00(输入)100 0 0 0 0 0 01 1 1 1 1 1 10 0 0 0 0 0 001234567891011121314151 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111111111111111 1 1 1 1 1 00 1 1 0

30、 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 0Digital Logic Circuit第9讲 编码器和译码器Digital Logic Circuit第9讲 编码器和译码器n7447、7448 都不拒伪码n拒伪码的7段译码器CC14547Digital Logic C

31、ircuit第9讲 编码器和译码器输入：4位，8421BCD码D、C、B、A（原码）输出：7段，YaYg，高电平有效（输出1时该段点亮，用于共阴极显示器）消隐控制端： ，低电平有效。当 =0时，输出YaYg都为低电平，各字段都熄灭，不显示数字。当 =1时，译码器工作。当输入BCD码超过1001后，输出全部为“0”，显示器数字消隐。（拒伪码）具有较大的输出电流驱动能力(约60mA)，可直接驱动LED或其它显示器。BIBIBICC14547规格Digital Logic Circuit第9讲 编码器和译码器译码器的应用译码器的应用1.用译码器实现组合逻辑函数用译码器实现组合逻辑函数 原理：变量译码

32、器输出能产生输入变量的所有最小项。 高电平输出时： 低电平输出时：而任何一个组合逻辑函数都可以变换为最小项之和的标准形式。因此，用译码器和门电路可实现任何单输出或多输出的组合逻辑函数。 当译码器输出低电平有效时，一般选用与非门与译码器配合； 当译码器输出低电平有效时，一般选用或门与译码器配合；iimY iimY Digital Logic Circuit第9讲 编码器和译码器第五步，画连线图第五步，画连线图码器输出变量的表达式码器输出变量的表达式第四步，将函数写成译第四步，将函数写成译码器最小项之和的形式码器最小项之和的形式第三步，将函数写成译第三步，将函数写成译令令输入变量输入变量第二步，设

33、置译码器的第二步，设置译码器的开成最小项之和的形式开成最小项之和的形式解：第一步，将函数展解：第一步，将函数展实现实现：用：用例例65316531012012012012012YYYYmmmmZAAAAAAAAAAAAZAABACACBABCACBACABZCBABCACAZ74LS1381,Digital Logic Circuit第9讲 编码器和译码器Digital Logic Circuit第9讲 编码器和译码器例2 用译码器设计一个一位全加器。它能将两个二进制数及来自低位的进位进行相加，并产生和数与进位数。解：1）分析设计要求，列出真值表。 设被加数为Ai，加数为Bi，来自低位的进位为

34、Ci-1。 本位和为Si，向高位的进位为Ci。Digital Logic Circuit第9讲 编码器和译码器2）写出逻辑函数表达式11111111iiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBACCBACBACBACBAS3）选择译码器 全加器有3个输入信号，有两个输出信号，因此可选74LS138和两个与非门来实现。4）将Ai连A2、Bi连A1、Ci-1连A0，则Si、Ci式变为：5）由此可画出所设计的全加器电路图。76537421YYYYCYYYYSiiDigital Logic Circuit第9讲 编码器和译码器例例3 用译码器和与非门实现逻辑函数用译码器和

35、与非门实现逻辑函数 F(A,B,C,D)=m(2,4,6,8,10,12,14)解法解法1： 给定的逻辑函数有4个逻辑变量，显然可采用一个4线-16线的译码器和与非门实现。Digital Logic Circuit第9讲 编码器和译码器 解法2：用3-8线译码器实现4变量逻辑函数 用译码器的一个使能端作为变量输入端，将两个3-8线译码器扩展成4-16线译码器。用两片T4138实现给定函数时，可首先将给定函数变换为 然后，将逻辑变量B、C、D分别接至片和片的输入端A2、A1、A0，逻辑变量A接至片的使能端和片的使能端S1。这样，当输入变量A=0时，片工作，片 禁止，由片产生m0m7 ；当A=1时

36、，片工作，片禁止，由片产生m8m15。将译码器输出中与函数相关的项进行“与非”运算，即可实现给定函数F的功能。1412108642),(mmmmmmmDCBAFDigital Logic Circuit第9讲 编码器和译码器连线图Digital Logic Circuit第9讲 编码器和译码器2、用二进制译码器实现码制变换、用二进制译码器实现码制变换Y0A0Y1Y2A1Y3Y4A2Y5Y6A3 Y7Y8Y9 Y10 Y11 Y12 Y13 Y14 Y158 84 42 21 1码码十十进进制制码码Y0A0Y1Y2A1Y3Y4A2Y5Y6A3 Y7Y8Y9 Y10 Y11 Y12 Y13 Y14

37、 Y15十十进进制制码码余余3 3码码Y0A0Y1Y2A1Y3Y4A2Y5Y6A3 Y7Y8Y9 Y10 Y11 Y12 Y13 Y14 Y152 24 42 21 1码码十十进进制制码码Digital Logic Circuit第9讲 编码器和译码器3. 计算机端口地址译码计算机端口地址译码来自来自8086CPUPC/XT系统板上I/O端口译码电路地址范围（地址范围（H）I/O端口端口00001F(00-0F)8237A-5DMA控制器02003F(2021)8259A中断控制器04005F(4043)8253-5计数器/定时器06007F(6063)8255A-5并行接口08009F(80

38、83)DMA页寄存器0A00BF(A0)NMI屏蔽寄存器Digital Logic Circuit第9讲 编码器和译码器Digital Logic Circuit第9讲 编码器和译码器Digital Logic Circuit第9讲 编码器和译码器例：3-8线译码器CT4138口地址确定CT4138芯片组成图(a)所示电路，芯片和地址线A7A0相连。写出译码器输出Y0,Y1,Y7分别被译中时相应的地址线A7A0的状态，结果用十六进制表示。若改用10位地址线A9A0和CT4138相连，且输出Y0,Y1,Y7被译中时地址线A9A0的状态分别为280H,281H,287H，则上述电路应作怎样的改动？例：3-8线译码器CT4138口地址确定CT4138芯片组成图(a)所示电路，芯片和地址线A7A0相连。写出译码器输出Y0,Y1,Y7分别被译中时相应的地址线A7A0的状态，结果用十六进制表示。若改用10位地址线A9A0和CT4138相连，且输出Y0,Y1,Y7被译中时地址线A9A0的状态分别为280H,281H,287H，则上述电路应作怎样的改动？解：由图可知，CT4138要能译码，A6,A5必须同为高电平，而A7,A4必须同为低电平，A3也为高电平。即地址线A7A6A5A4A3=01101时该芯片才能工作。此时哪个输出通道被译中则取决于A2A1A0的状态，如A2A1A0为0