数字电子技术--组合逻辑电路

1、ACBCABACBCABYABCCBACBACBACBAY )()()( )(32)()(1 CBABCAY)()(DCBAYBADC )()(DCBA例例2 2：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。&1ABCLP&1ABCLP（3）由表达式列出真值表。）由表达式列出真值表。ABCP CPBPAPL ABCCABCBABCA CBAABCCBAABCCBAABCL )( （4）分析逻辑功能）分析逻辑功能 ： 当当A、B、C三个变量不一致三个变量不一致时，输出为时，输出为“1”，所以这个，所以这个电路称为电路称为“不一致电路不一致电路”

2、。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C01111110 L 真值表真值表3013201210110010mAAYmAAYmAAYmAAY 低电平输出选通控制端)()()()(013012011010 AGAYAGAYAAGYAAGY)()(iiimmGY)(33mYG 0123YYYY )(iimY)()()()()()()()(01270126012501240123012201210120 AAAZAAAZAAAZAAAZAAAZAAAZAAAZAAAZA2=0A2=1iimZ 二进制译码器二进制译码器74LS13874LS138简化逻

3、辑符号简化逻辑符号00120123210mAAAAAAGGGY00120)(mAAAY)()()()()()()()(01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY) 90( imYii接高电平接高电平）正常工作时应将（正常工作时应将（）控制端（控制端（电路上设置了“消隐”电路上设置了“消隐” BIBI当当 接低电平时，接低电平时，字符显示器处于熄灭状字符显示器处于熄灭状态态)( BI765432107654321076543210765432102IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII

4、Y 753107632176542IIIIYIIIIYIIIIY 低电平低电平有效有效选通输入端选通输入端为为0时，电路工作时，电路工作选通输出端选通输出端为为0时，电路工作时，电路工作无无编码输入编码输入扩展端扩展端为为0时，电路工作时，电路工作有有编码输入编码输入765432101IIIIIIIIS 012YYY X0ES I0I7优先权优先权最高最高低电平低电平有效有效Y2、Y1、Y0 74LS148(1)74LS148(2)图图4.3.5 4.3.5 用用74LS14874LS148接成的接成的1616线线44线优先编码器线优先编码器 优先权优先权最高最高编码输出的最高位编码输出的最高

5、位(1)(1)片无有效片无有效编码请求时才编码请求时才允许允许(2)(2)片编码片编码编码输出为原码编码输出为原码74LS148(1)74LS148(2 (SDAADAADAADAAY1S 1331221111001DmDmDmDmY70126012501240123012201210120012)()()()()()()()(dAAAdAAAdAAAdAAAdAAAdAAAdAAAdAAAZ 位位地地址址输输入入端端作作为为第第利利用用3S 70126012501240123012201210120012)()()()()()()()(dAAAdAAA

6、dAAAdAAAdAAAdAAAdAAAdAAAZ 7766554433221100dmdmdmdmdmdmdmdm2DA2D4DGYD10D6741511257VccY82346GND013A0514D911D1516A11371DIIIIOIIIIIIII )( )(BCACABCAABCBCABCCBACBACBACBABCACABCBASIICBACBACBACABBACBABAABCCBACBACBACBABCACABCBAS)()()()()(IIIIIIIIIII7653IIIIO )(mmmmBCACABCAABCBC7421IIIImmmmABCCBACBACBA 2 2、多

7、位数加法器、多位数加法器（1）4位串行进位加法器位串行进位加法器(A3A2A1A0+B3B2B1B0 )CICO CICO CICO CICO 01CA A0 0 B B0 0 A A1 1 B B1 1 A A2 2 B B2 2 A A3 3 B B3 3 S S0 0 C C0 0 S S1 1 S S2 2 S S3 3 C C1 1 C C2 2 C C3 3 BAFBABAFBAABBAFBA 1 11 1位数值比较器位数值比较器 列出真值表列出真值表为附加端，用于扩展为附加端，用于扩展和和，)()()(BABABAIII ABCCABCBABCAZ BCACABZ )()()(

8、)( BCACABBCACABZABCCABCBABCAZ ）（）（）（），），正常工作状态下（正常工作状态下（013012011010(1AADAADAADAADYS 即可。即可。、两式对照，只需两式对照，只需）（写成上式对应的形式：写成上式对应的形式：10)(1)()(0 321001 DADADDCABABCCBACBACBABCCABCBABCAZ7766554433221100DmDmDmDmDmDmDmDmYL04210DDDD17653DDDD0D1D2D3D4D5D6D7DC CB BA A7415174151Y YG GABC0 0001 111ZABCCABCBABCAZ

9、)(7653 mmmm)(7653YYYYABCCABCBABCAZ )(7653mmmmL由于由于G1 1门的延迟时间门的延迟时间tpd2 2输出端出现了一个正向窄脉冲。输出端出现了一个正向窄脉冲。一、产生竞争冒险的原因一、产生竞争冒险的原因1.1.产生产生“1 1冒险冒险”例：电路如图，已知输入波形，画输出波形。例：电路如图，已知输入波形，画输出波形。AAL 1AL=A AG1G2&解：解：AAAAL 则存在则存在1 1冒险；冒险；AAL 则存在则存在0 0冒险。冒险。 1AL=A+AG1G21AALCCL 若输入变量若输入变量ABl，则有：，则有：因此，该电路存在因此，该电路存在

10、0 0冒险。冒险。画出画出ABl 时时L的波形。的波形。BCCAL &1L=AC+BCCABBCACCCA=B=11BCACL（2）变换逻辑式，消去互补变量变换逻辑式，消去互补变量例例3.5.2的逻辑式的逻辑式三、冒险现象的消除方法三、冒险现象的消除方法1修改逻辑设计修改逻辑设计（1）增加冗余项增加冗余项在例在例3.5.13.5.1的电路中，存在冒险现象。如在其表达式中增加乘积项的电路中，存在冒险现象。如在其表达式中增加乘积项AB，使其变为：使其变为：BBL )(CBBAL ABBCCAL )(CBBAL BCACBAL 因此，该电路存在因此，该电路存在l l冒险。冒险。则在原来产生冒险的条件则在原来产生冒险的条件AB1时，时，L=1=1，不会产生冒险。，不会产生冒险。存在冒险现象。如将其变换为：存在冒险现象。如将其变换为：则在原来产生冒险的条件则在原来产生冒险的条件AC0时，时，L=0，不会产生冒险。，不会产生冒险。AA1AL=A AG1G2&CL第4章 作业4.1 4.2 4.5 4.11 4.12 4.17 4.19 4.20 )(00112233)()()(0011223300112233112233223333)()()(001122330011223311