第05章.微机的存储器

1、第五章第五章 微机的存储器微机的存储器1、按存取速度和在计算机系统中的地位分类按存取速度和在计算机系统中的地位分类 两大类：内存（主存）和外存（辅存）5.1 5.1 存储器的分类与组成存储器的分类与组成 图图5.15.1为为CPUCPU与存储器的连接结构示意图。图中内存由半与存储器的连接结构示意图。图中内存由半导体存储器芯片组成，外存则有磁带、硬磁盘和软磁盘等。导体存储器芯片组成，外存则有磁带、硬磁盘和软磁盘等。 一、半导体存储器的分类一、半导体存储器的分类 按使用的功能可分为两大类：随机存取存储器按使用的功能可分为两大类：随机存取存储器(Random Access memory)(Rando

2、m Access memory)和只读存储器和只读存储器(Read Only (Read Only Memory)Memory)。 二、半导体存储器的组成二、半导体存储器的组成由存储体、地址选择电路、输入输出电路和控制电路组成。由存储体、地址选择电路、输入输出电路和控制电路组成。 每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据 存储容量与地址、数据线个数有关：芯片的存储容量2MN存储单元数存储单元的位数 M：芯片的地址线根数 N：芯片的数据线根数 译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码

3、列译码A3A4A501764个单元个单元单译码双译码 单译码结构(小容量) 双译码结构(大容量)双译码可简化芯片设计主要采用的译码结构 片选端或CE有效时，可以对该存储器芯片进行读写操作 输出OE或控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线 写WE或控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线动态动态RAMDRAM 4116 由个管组成的触发器由个管组成的触发器. . 1.1.读出过程读出过程 （1 1）地址码加到）地址码加到RAMRAM芯片的地址输入端，经芯片的地址输入端，经X X与与Y Y地址译码器译码，产生地址译码器译码，产生行选与列选行选与列选信号，选

4、中某一存储单信号，选中某一存储单元，该单元中存储的代码，经一定时间，出现元，该单元中存储的代码，经一定时间，出现在在I IO O电路的电路的输入端输入端。电路对读出的信号进行放大、整形，送至输。电路对读出的信号进行放大、整形，送至输出缓冲寄存器。缓冲寄存器一般具有三态控制功能，没有开出缓冲寄存器。缓冲寄存器一般具有三态控制功能，没有开门信号，所存数据还不能送到门信号，所存数据还不能送到DBDB上。上。（2 2）在送上地址码的同时，还要送上读）在送上地址码的同时，还要送上读/ /写控制信号写控制信号（R/WR/W或或RDRD、WRWR）和片选信号（）和片选信号（CSCS）。读出时，）。读出时，使

5、使R/WR/W，CSCS，这时，输出缓冲寄存器的三态门将被打开，所存，这时，输出缓冲寄存器的三态门将被打开，所存信息送至信息送至DBDB上。于是，存储单元中的信息被读出。上。于是，存储单元中的信息被读出。47 动态动态RAMRAM芯片是以芯片是以MOSMOS管栅极电容是否充有电荷来存储信息的管栅极电容是否充有电荷来存储信息的( (一）动态基本存储电路一）动态基本存储电路 三管动态基本存储电路三管动态基本存储电路 写入操作时，写选择线上为高电平，写入操作时，写选择线上为高电平，1 1导通。待写入的导通。待写入的信息由写数据线通过信息由写数据线通过1 1加到加到2 2管的栅极上，对栅极电容管的栅极

6、上，对栅极电容CgCg充电。若写入，则充电。若写入，则CgCg上充有电荷；若写入，则上充有电荷；若写入，则CgCg上无电上无电荷。写操作结束后，荷。写操作结束后，1 1截止，信息被保存在电容截止，信息被保存在电容CgCg上。上。 读出操作时，先在读出操作时，先在4 4管栅极加上预充电脉冲，使管栅极加上预充电脉冲，使4 4管管导通，读数据线因有寄生电容导通，读数据线因有寄生电容CDCD而预充到（）。然而预充到（）。然后使读选择线为高电平，后使读选择线为高电平，3 3管导通。若管导通。若2 2管栅极电容管栅极电容CgCg上上已存有已存有“”信息，则信息，则2 2管导通。这时，读数据线上的预管导通。

7、这时，读数据线上的预充电荷将通过充电荷将通过3,3,2 2而泄放，于是，读数据线上为。若而泄放，于是，读数据线上为。若2 2管栅极电容上所存为管栅极电容上所存为“”信息，则信息，则2 2管不导通，则读管不导通，则读数据线上为。因此，经过读操作，在读数据线上可以读出数据线上为。因此，经过读操作，在读数据线上可以读出与原存储相反的信息。若再经过读出放大器反相后，就可以与原存储相反的信息。若再经过读出放大器反相后，就可以得到原存储信息了。得到原存储信息了。 刷新刷新 写入时，使字选线上为高电平，写入时，使字选线上为高电平，T1T1管导通，待写入的管导通，待写入的信息由位线信息由位线D D（数据线）存

8、入（数据线）存入CsCs。 读出时，同样使字选线上为高电平，读出时，同样使字选线上为高电平，T1T1管导通，则存管导通，则存储在储在CsCs上的信息通过上的信息通过T1T1管送到管送到D D线上，再通过放大，即可线上，再通过放大，即可得到存储信息。得到存储信息。Intel 2116 Intel 2116 16K16K1 1Intel 2116Intel 2116的内部结构如图的内部结构如图5.115.11所示：所示：组成单元速度集成度应用外围复杂度触发器慢低小容量系统简单极间电容快高大容量系统复杂带微型电池慢低小容量非易失简单当字线上加有选中信当字线上加有选中信号时，如果电子开关号时，如果电子

9、开关是断开的，位线是断开的，位线上将输出信息；如上将输出信息；如果是接通的，则位果是接通的，则位线经接地，将线经接地，将输出信息输出信息0 0。ROMROM的组成由地址译码电路、存储矩阵、读出电路及控制电的组成由地址译码电路、存储矩阵、读出电路及控制电路等部分组成。路等部分组成。图图5.135.13是有是有1616个存储单元、字长为个存储单元、字长为1 1位的位的ROMROM示示意图。意图。（一）不可编程掩模式（一）不可编程掩模式MOSMOS只读存储器只读存储器由器件制造厂家根据用户事先编好的机器码程序，把由器件制造厂家根据用户事先编好的机器码程序，把0 0、1 1信息存储在掩模图形中而制成的

10、信息存储在掩模图形中而制成的ROMROM芯片。这种芯片制成以芯片。这种芯片制成以后，它的存储矩阵中每个后，它的存储矩阵中每个MOSMOS管所存储的信息管所存储的信息0 0或或1 1被固定下被固定下来，不能再改变，而只能读出。来，不能再改变，而只能读出。二、只读存储器的分类、只读存储器的分类 （二）可编程存储器（二）可编程存储器 用户在使用前可以根据自己的用户在使用前可以根据自己的需要编制需要编制ROMROM中的程序。熔丝中的程序。熔丝式式PROMPROM的存储电路相当于图的存储电路相当于图5.125.12的元件原理图的元件原理图（三）可擦除、可再编程的只读存储器（三）可擦除、可再编程的只读存储

11、器 若若EPROMEPROM中写入的信息有错或不需要时，可用两种方法来擦中写入的信息有错或不需要时，可用两种方法来擦除原存的信息。除原存的信息。一种是利用专用的紫外线灯对准芯片上的石英窗口照射一种是利用专用的紫外线灯对准芯片上的石英窗口照射10102020分钟，即可擦除原写入的信息。这种方法只能把存储分钟，即可擦除原写入的信息。这种方法只能把存储的信息全部擦除后再重新写入的信息全部擦除后再重新写入采用金属氮氧化物硅（采用金属氮氧化物硅（MNOSMNOS）工艺生产的）工艺生产的MNOSMNOS型型PROMPROM，它是一种利用电来改写的可编程只读存储器，它是一种利用电来改写的可编程只读存储器，即

12、即EEPROMEEPROM（一）（一）Intel 2716Intel 2716的引脚与内部结构的引脚与内部结构 2716 EPROM 2716 EPROM芯片的容量为芯片的容量为2K2K8 8位位（二）（二）27162716的工作方式的工作方式27162716的工作方式见表的工作方式见表5.35.3所示：所示：存储芯片的 存储芯片的 存储芯片的 存储芯片的若芯片的数据线不足若芯片的数据线不足8根：根：一次不能从一个芯片中访问到一次不能从一个芯片中访问到8位数据位数据利用多个芯片扩充数据位利用多个芯片扩充数据位这个扩充方式简称这个扩充方式简称“位扩充位扩充”2114（1）A9A0I/O4I/O1

13、片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE 多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数 其它连接都一样 这些芯片应被看作是一个整体 常被称为“芯片组”A9A0存储芯片存储芯片000H001H002H3FDH3FEH3FFH全0全1000000010010110111101111A9A0 存储系统常需利用多个存储芯片扩充容量 也就是扩充了存储器地址范围 进行，需要利用存储芯片的片选端对进行寻址 这个寻址方法，主要通过将存储芯片的来实现片选端片选端D7D0A9A0A9A000000000010000000000用用4 4片片位的存储器芯片组成位的存

14、储器芯片组成位存储器连接线路。位存储器连接线路。各芯片的地址取值范围各芯片的地址取值范围 地址扩充归纳如下：地址扩充归纳如下：用用8片片位的存储器芯片组成位的存储器芯片组成位的存储器位的存储器第一片第一组A0A112-4译码器A12A13CSCSA0A11第二组CSA0A11第三组CSA0A11第四组12A0-A11D0-D7n1n1m1m1n1n1M MK=M/m1K=M/m1N NM ML=N/n1L=N/n1n1n1m1m1n1n1M MK=M/m1K=M/m1N NM ML=N/n1L=N/n1J=X/NJ=X/NX XM M习题：习题：5.15& 某计算机有地址线某计算机有地址线18

15、18位，数据线位，数据线8 8位，现选用位，现选用4 4K K4 4位的静位的静态态RAMRAM芯片组成该机的内存，问芯片组成该机的内存，问 1 1、该机允许的最大内存空间多大？、该机允许的最大内存空间多大？256256KBKB 2 2、若设定基本的芯片模块容量为、若设定基本的芯片模块容量为3232K K8 8，该机共需几个这样该机共需几个这样的模块？的模块？8 8 3 3、每个模块内包含多少个、每个模块内包含多少个4 4K K4 4位的位的RAMRAM芯片？芯片？1616 4 4、主存共需多少个、主存共需多少个RAMRAM芯片？芯片？CPUCPU如何选择这些模块？如何选择这些模块？12812

16、8 CPUCPU选择各模块的方法是：地址线选择各模块的方法是：地址线A14A14A0A0为模块内连接，用地址线为模块内连接，用地址线A17A17，A16A16，A15A15通过一个通过一个3838译码器，其输出端作为译码器，其输出端作为8 8各模块的片选端各模块的片选端 一台一台8 8位微机的地址总线为位微机的地址总线为1616条，其条，其RAMRAM存储器容量为存储器容量为3232KBKB，首地址为首地址为40004000H H，且地址是连续的。问可用的最高地址是多少？且地址是连续的。问可用的最高地址是多少？BFFFHBFFFH 用用8 8片片21142114（1 1K K4 4）构成的构成

17、的4 4K K8 8的存储器，与的存储器，与8 8位的一个位的一个微处理器相连，求：每组芯片的地址范围，存储器有没有重叠微处理器相连，求：每组芯片的地址范围，存储器有没有重叠区？区？A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M全0全1地址范围A12A0A19A18A17A16A15A14 A13138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A14A12A0A13(1)2764(2)2764 CECE切记：切记： A14

18、 A1300的情况不能出现的情况不能出现00000H01FFFH的地址不可使用的地址不可使用二、存储器与二、存储器与8086CPU8086CPU的连接的连接 1.ROM1.ROM与与8086CPU8086CPU的连接的连接 以以1 1字节宽度输出组织的芯片，在连接到字节宽度输出组织的芯片，在连接到80868086系统时，为了系统时，为了存储存储1616位指令字，要使用两片这类芯片并联位指令字，要使用两片这类芯片并联 当微机系统的存储器容量少于当微机系统的存储器容量少于16K16K字时，宜采用静态字时，宜采用静态RAMRAM芯芯片片 8086 CPU 8086 CPU无论是在最小方式或最大方式下

19、，都可以寻址无论是在最小方式或最大方式下，都可以寻址1MB1MB的存储单元，的存储单元，存储器均按字存储器均按字节编址节编址2.2.静态静态RAMRAM与与8086CPU8086CPU芯片的连接芯片的连接（一）（一）CPU外部总线的负载能力外部总线的负载能力 在小系统中，在小系统中，CPUCPU可以与存储器直接相连。可以与存储器直接相连。 较大的存储系统中，连接的存储器芯片片数较多，就会造较大的存储系统中，连接的存储器芯片片数较多，就会造成总线过载，应采用加成总线过载，应采用加缓冲器缓冲器或或总线驱动器总线驱动器等方法来增加总等方法来增加总线的驱动能力。线的驱动能力。 三、存储器与三、存储器与

20、CPUCPU连接应该注意的一些问题连接应该注意的一些问题 （二）各种信号线的配合与连接（二）各种信号线的配合与连接数据线：数据线：数据传送一般是双向的。而输入线与输出线分开数据传送一般是双向的。而输入线与输出线分开的芯片，则要外加三态门，才能与的芯片，则要外加三态门，才能与CPUCPU数据总线相连数据总线相连地址线地址线：存储器的地址线一般可以直接接到：存储器的地址线一般可以直接接到CPUCPU的地址总线。的地址总线。而大容量的动态而大容量的动态RAMRAM，为了减少引线的数目，往往采用分时输，为了减少引线的数目，往往采用分时输入的方式，这时，需在入的方式，这时，需在CPUCPU与存储器芯片之

21、间加上与存储器芯片之间加上多路转换开多路转换开关关，用，用CASCAS与与RASRAS分别将地址的高位与低位送入存储器。分别将地址的高位与低位送入存储器。控制线控制线：CPUCPU通过控制线送出命令，以控制存储器的读写操作，通过控制线送出命令，以控制存储器的读写操作，以及送出片选信号、定时信号等以及送出片选信号、定时信号等（三）（三）CPUCPU的时序与存储器的存储速度之间的匹配的时序与存储器的存储速度之间的匹配（四）存储器的地址分配及片选信号的产生（四）存储器的地址分配及片选信号的产生芯片型号芯片型号容量容量地址范围地址范围片选线片选线字选线字选线片选信号片选信号27162k80000H 07FFHA15 -A11A10 -A0CE127162k80800H 0FFFHA15 -A11A10 -A0CE227162k81000H 17FFHA15 -A11A10 -A0CE327162k81800H 1FFFHA15 -A11A10 -A0CE461162k82000H 27FFHA15 -A11A10 -A0CE561162k82800H 2FFFHA15 -A11A10 -A0CE6&3.78:3.81:3.86:FINISH:BBB1:4.16:5.5 5.5 内存条技术的发展内存条