存储器与CPU的连接 ppt课件_第1页
存储器与CPU的连接 ppt课件_第2页
存储器与CPU的连接 ppt课件_第3页
存储器与CPU的连接 ppt课件_第4页
存储器与CPU的连接 ppt课件_第5页
已阅读5页，还剩27页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、 数据线数据线 IO/M 高位地址高位地址 CPU子系统子系统 WR 低位地址低位地址 RAMCSWE 芯片地址芯片地址 ROM CS 芯片地址芯片地址译译码码器器ABDB5.4.2 存储器容量的扩展存储器容量的扩展 除了数据线外，对应除了数据线外，对应相连相连G1 Y7G2A Y6G2B Y5 Y4 Y3C Y2B Y1A Y0BAGGG221 0 0 =1 0 0使能输入端使能输入端0#A9A0D3D0CS2#A9A0D3D0CS4#A9A0D3D0CS6#A9A0D3D0CS1#A9A0D3D0CS3#A9A0D3D0CS5#A9A0D3D0CS7#A9A0D3D0CSD3D0D7D4A

2、9A0A10A11A12CPU的的20位地址线采用全译码方式：位地址线采用全译码方式：低位地址线低位地址线A12A0接至各存储器芯片的地址线，接至各存储器芯片的地址线，用作片内寻址用作片内寻址剩下的高位地址剩下的高位地址A19A13经过译码器接至各存储器经过译码器接至各存储器芯片的片选端，用作片间寻址。芯片的片选端，用作片间寻址。 全译码方式充分发扬了全译码方式充分发扬了CPU的寻址才干不浪费的寻址才干不浪费存储地址空间，存储器芯片中的每一个单元都存储地址空间，存储器芯片中的每一个单元都有一个独一确定的地址，不会出现部分译码方式有一个独一确定的地址，不会出现部分译码方式和线选方式中的地址重叠、地址不延续景象；和线选方式中的地址重叠、地址不延续景象；但译码电路较复杂，需求的元器件也较多但译码电路较复杂，需求的元器件也较多 。5.4.4 存储器衔接举例存储器衔接举例 地址线地址线A

人人文库> 全部分类> 应用文书 > 工作计划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论