篮球赛计时器设计报告

1、精选优质文档-倾情为你奉上篮球赛计时器设计1、设计目的综合运用数字电子技术相关知识设计具有指定用途的数字电路，学会由分立器件与集成电路组成电子电路的方法。2、设计任务设计一种篮球赛计时器电路，主要技术指标与要求：（1）篮球比赛上下半场四节制,每节12min，要求能随时暂停,启动后继续计时，一节比赛结束后应可清零。（2）按篮球比赛规则,进攻方有24s为倒计时。要求进攻方得到发球权后，必须在24s内完成一次进攻，否则将球权判给对方，因此需要一个具有24s的倒计时功能。（3）“分”、“秒”显示用LED数码管，应配用相应译码器。（4）用按钮开关控制计时器的启动/暂停。（5）24s计时时间到、每节结束和

2、全场结束能自动音响提示。3、设计要求（1）合理的设计硬件电路，说明工作原理及设计过程，画出相关的电路原理图；（2）选择常用的电器元件（说明电器元件选择的过程和依据）；（3）对设计的电路进行仿真，验证各性能指标；（4）按照规范要求，按时提交课程设计报告，并完成答辩。4、参考资料（1）李立主编.电工学实验指导.北京：高等教育出版社，2005（2）高吉祥主编.电子技术基础实验与课程设计.北京:电子工业出版社，2004（3）谢云等编著.现代电子技术实践课程指导.北京:机械工业出版社，2003篮球赛计时器设计报告目录一 设计任务和要求.(2)1. 设计任务2. 设计要求二 设计方案的选择与论证.(3)1

3、. 总体的设计思路2. 方案的比较与论证3. 方案可行性分析4. 方案的选择三 电路设计分析与计算.(7) 1. 主要芯片的功能介绍 2. 秒脉冲发生器的设计 3. 12分倒计时器的设计 4. 24秒倒计时器的设计5. 译码电路和显示器的设计 6. 节次电路的设计 7. 报警提示音电路的设计 8. 总体电路的设计四 总结及心得.(20)五 附录.（22)六 参考文献.(23)一设计任务和要求1.设计任务 设计一种篮球赛计时器电路，主要技术指标与要求：（1）篮球比赛上下半场四节制，每节12min，要求能随时暂停，启动后继续计时，一节比赛结束后应可清零。（2）按篮球比赛规则，进攻方有24s为倒计时

4、。要求进攻方得到发球权后，必须在24s内完成一次进攻，否则将球权判给对方，因此需要一个具有24s的倒计时功能。（3）“分”、“秒”显示用LED数码管，应配用相应译码器。（4）用按钮开关控制计时器的启动/暂停。（5）24s计时时间到、每节结束和全场结束能自动音响提示。2设计要求（1）合理的设计硬件电路，说明工作原理及设计过程，画出相关的电路原理图；（2）选择常用的电器元件（说明电器元件选择的过程和依据）；（3）对设计的电路进行仿真，验证各性能指标；（4）按照规范要求，按时提交课程设计报告，并完成答辩。二设计方案的选择与论证1.总体的设计思路篮球比赛计时器的主要功能包括： 12分钟倒计时、进攻方2

5、4秒倒计时计时暂停，重新开启和结束警报提示。该计时系统由以下五个电路模块组成：（1）秒脉冲的产生：这部分电路用于产生周期为1秒的脉冲信号，为了截图方便利用555多谐振荡器完成，由于555多谐振荡器不稳定，所以实际电路要用晶振产生秒脉冲。（2）12分钟倒计时：这部分电路完成12分钟倒计时的功能，比赛准备开始时，屏幕上显示12：00字样。当比赛开始时，倒计时从12：00开始逐秒递减到00：00。这一模块主要利用双向计数器74LS192的减计数功能来实现。（3）攻方24秒倒计时：这部分电路与12分钟倒计时功能类似，当比赛准备开始时，屏幕上显示24秒字样，当比赛开始后，倒计时从24逐秒倒数到00。这一

6、模块主要也是利用双向计数器74LS192来实现。（4）节数记次：四个LED分别表示四场节次，根据比赛场次的转换，用适当的方法使这四个LED依次自动指示四场节次。（5）警报提示：当两个计数器中任一个计时到零时，BO端出现低电平。通过一个非门作用于蜂鸣器，起到报警作用。2.方案的比较与论证（1）方案一系统框图如图1所示:报警提示装置秒脉冲发生器计数器计数器译码驱动译码驱动12分钟显示24秒显示控制电路图1：方案一的系统框图工作原理简述：倒计时功能主要是利用192计数芯片来实现，同时利用反馈和置数实现进制的转换，以适合分和秒的不同需要。由于该系统特殊的需要，到各计时器到零时，通过停止控制电路使计数器

7、停止计数并用LED发出警报。而节次计数是通过12分钟的重置来实现的。接通电源后，场外裁判将计时器开关拨到"置数"状态，锁存器处于禁止状态，计时显示器显示12:00和24数字。主裁判抛球时，计时开始，若双方有暂停或犯规，裁判暂停计时，此时计数被锁存，暂停结束，计数继续。此外，24秒进攻时间到时，报警提示响起，转而进入下一个24秒进攻阶段，每小节时间结束时，报警同样响起，节数增加一。（2）方案二系统框图如图2所示：12分钟译码器12分钟计数器比赛时间显示24秒计数器24秒译码器进攻时间显示报警喇叭555多谐振荡器控制电路图2：方案二的系统框图工作原理简述：接通电源后，场外裁判拨

8、到单节"置数"状态，使的显示屏上显示12:00和24的字样，当主裁抛球，比赛开始，同时计时开始，12分和24秒倒计时，如果在比赛当中有犯规或其他情况需要暂停，裁判按下“暂停”按钮，时间被锁存器锁存，等罚完球或者情况处理完后，按下按钮，24秒清零，计时继续。如果在比赛当中出现进攻时间超过24秒。此时警报响起，如果比赛时间少于24秒，则以比赛时间为准，忽略进攻时间。一旦12分钟计时结束，同样报警提示。当下一节比赛开始，比赛节数就加一，直到四节比赛结束。3.方案可行性分析：对于方案一不可行，因为缺少几个重要的计时器的功能；报警声电路和提示音电路不能用一个电路实现，报警电路是由蜂鸣

9、器和一个非门组成的，提示音电路是由发光二极管构成的，至于置数功能，不能将24秒进攻时间结束后很好的置回到24秒。专心-专注-专业对于方案二可行，是在方案一的基础之上进行修改和完善的。实现报警电路和提示音电路分开，以达到各自的工作状态；本电路采用的是报警提示音电路，使计数器的功能更加独立完善，彼此不会产生干扰。另外，更加具有操作性。4.方案的选择比较方案一和方案二可以看出，方案二比方案一更加可靠，而且使用到的元器件也都是我们所常用到的一些元件比如：555，CD4511、74LS192以及开关、电容、电阻、各种门电路等一些我们所学过，用过的基本器件；从操作行和可行性上说方案二思路清晰，成品的使用方

10、便等优势；从自身的势力上来说，方案二略显复杂一些，但由于本次设计是第一次将数字电子电和模拟电子运用于实际的电路设计中，我们尚未完全的掌握这2门知识，对电路还不能达到最优化的设计，所以综合各个方面的因素，我选择了方案二作为本次课题的主要研究对象，本文也将注重介绍方案二的设计方法。但对于方案二而言实际电路要用晶振产生秒脉冲，因为用555多谐振荡器产生的秒脉冲不稳定，但为了实现仿真截图所以我使用了555多谐振荡器产生秒脉冲。三 电路设计分析与计算1.主要芯片的功能介绍（1）计数器74LS192Multisim中计数器74LS192元件符号如图3.8.1.1。192的清除端是异步的，当清除端（MR）为

11、高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能。192 的预置是异步的。当置入控制端（LOAD）为低电平时，不管时钟CP的状态如何，输出端（Q0Q3）即可预置成与数据输入端（D0D3）相一致的状态。192 的计数是同步的，靠UP、DN同时加在4 个触发器上而实现。在UP、DN作用下Q0Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用UP或DOWN ，此时另一个时钟应为高电平。当计数上溢出时，进位输出端（CO）输出一个低电平脉冲，其宽度为UP低电平部分的低电平脉冲；当计数下溢出时，借位输出端（BO）输出一个低电平脉冲，其宽度为DOWN低电平

12、部分的低电平脉冲。当把CO和BO分别连接后一级的DOWN和UP，即可进行级联。74ls192的元件符号（2）BCD码七段译码器CD4511如下图所示，该图为BCD码七段译驱动器及数码显示器。.A、B、C、D为BCD码输入端QA、QB、QC、QD、QE、QF、QG为译码输出端,输出 “1”有效,用来驱动共阴极 LED数码管。当有输入信号输入时，对应的输出端输出高电平“1”，此时数码显示器相对应的端脚接受到信号，从而使对应的灯管亮起，显示对应的数字。LT为测试输入端,=”0”时,译码输出全为”1”。 为消隐输入端,=”0”时,译码输出全为”0”，即七段显示器处于消隐状态。LE为锁定端，LE=“1”

13、时译码器处于锁定状态，译码输出保持在LE=0时的数值，LE=0时正常译码。CD4511的元件符号CD4511的引脚图（3）555时钟芯片如图所示，555电路由电阻分压器、电压比较器、基本RS触发器、放电管和输出缓冲器5个部分组成。它的各个引脚功能如下：1脚：GND(或Vss)外接电源负端VSS或接地，一般情况下接地。8脚：VCC(或VDD)外接电源VCC，双极型时基电路VCC的范围是4.516V，CMOS型时基电路VCC的范围为318V。一般用5V。|3脚：OUT（或Vo）输出端。2脚：TR低触发端。6脚：TH高触发端。4脚：R是直接清零端。当R端接低电平，则时基电路不工作，此时不论TR、TH

14、处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：CO(或VC)为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。7脚：D放电端。该端与放电管集电极相连，用做定时器时电容的放电。电阻分压器由三个5k的等值电阻串联而成。电阻分压器为比较器C1、C2提供参考电压，比较器C1的参考电压为2/3Vcc，加在同相输入端，比较器C2的参考电压为1/3Vcc，加在反相输入端。比较器由两个结构相同的集成运放C1、C2组成。高电平触发信号加在C1的反相输入端，与同相输入端的参考电压比较后，其结果作为基本RS触发器R端的输入

15、信号；低电平触发信号加在C2的同相输入端，与反相输入端的参考电压比较后，其结果作为基本RS触发器S端的输入信号。基本RS触发器的输出状态受比较器C1、C2的输出端控制。在1脚接地，5脚未外接电压，两个比较器C1、C2基准电压分别为2/3Vcc、1/3Vcc。555的元件符(4) D触发器芯片D触发器工作原理：主从JK触发器是在CP脉冲高电平期间接收信号，如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器产生与逻辑功能表不符合的错误状态。边沿触发器的电路结构可使触发器在CP脉冲有效触发沿到来前一瞬间接收信号，在有效触发沿到来后产生状态转换，这种电路结构的触发器大大提高了抗干扰能力和电路

16、工作的可靠性。下面以维持阻塞D触发器为例介绍边沿触发器的工作原理。维持阻塞式边沿D触发器的逻辑图如图3所示，逻辑符号如图4所示，元件符号如图5所示。该触发器由六个与非门组成，其中G1、G2构成基本RS触发器，G3、G4组成时钟控制电路，G5、G6组成数据输入电路。和分别是直接置0和直接置1端，有效电平为低电平。分析工作原理时，设和均为高电平，不影响电路的工作。电路工作过程如下图3：D触发器的逻辑图图4：D触发器的逻辑符号图5：D触发器的元件符号 CP=0时，与非门G3和G4封锁，其输出为1，触发器的状态不变。同时，由于至G5和至G6的反馈信号将这两个门G5、G6打开，因此可接收输入信号，使=，

17、=。 当CP由0变1时，门G3和G4打开，它们的输出和的状态由G5和G6的输出状态决定。=，=。由基本RS触发器的逻辑功能可知，=。 触发器翻转后，在CP=1时输入信号被封锁。G3和G4打开后，它们的输出和的状态是互补的，即必定有一个是0，若为0，则经G4输出至G6输入的反馈线将G6封锁，即封锁了D通往基本RS触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用，故该反馈线称为置0维持线，置1阻塞线。G3为0时，将G4和G5封锁，D端通往基本RS触发器的路径也被封锁；G3输出端至G5反馈线起到使触发器维持在1状态的作用，称作置1维持线；G3输出端至G4输入的反馈线起到阻

18、止触发器置0的作用，称为置0阻塞线。因此，该触发器称为维持阻塞触发器。 由上述分析可知，维持阻塞D触发器在CP脉冲的上升沿产生状态变化，触发器的次态取决于CP脉冲上升沿前D端的信号，而在上升沿后，输入D端的信号变化对触发器的输出状态没有影响。如在CP脉冲的上升沿到来前=0，则在CP脉冲的上升沿到来后，触发器置0；如在CP脉冲的上升沿到来前=1，则在CP脉冲的上升沿到来后触发器置1。维持阻塞触发器的逻辑功能表如表1所示。功能00复位11置位表1 触发器的逻辑功能表依据逻辑功能表可得触发器的状态方程为 ：2.秒脉冲发生器的设计该部分电路要完成一个功能，也是该设计的驱动部分：由集成电路定时器555与

19、RC组成的多谐振荡器作为时间标准信号源，原理图如图6所示，Multisim仿真如图7所示:图6：555多谐振荡器图7:555多谐振荡器仿真图用555组成的脉冲产生电路: R1=15*103，R2=68*103，C=10F，则555所产生的脉冲的为：f=1.43/(R1+2*R2)*103*10*10-6=0.947Hz。3.12分倒计时器的设计该部分主要由555定时器、十进制同步加减计数器74LS192减法计数电路、CD4511译码电路和4个7段数码管及相关电路组成。运用2片可逆计数器74LS192来构成60进制的减计数器。这个计数器的低位即个位，不需要搭接任何反馈电路而直接运用74LS192

20、芯片的减计数功能：时钟脉冲接到DN端，置数、清零端无效，即可以实现十进制的倒计时计数功能。而最低位的计数变化应当与时钟脉冲的变化同步。所以，原则上应当将时钟脉冲直接引到这片192计数器的减计数时钟脉冲输入端DN。该计数器的高位即十位，与低位的计数进制不相同。由于时间的分和秒都是60进制，所以这里的计数芯片74LS192必须要接成六进制的计数器。这里，我选用反馈置数的方法来实现这个功能。置数时，输出的数是与输入的数是一样的，所以我设置的数是5（二进制0101），这样，当计数器从0变到9时，由于进行了异步置数，9就在瞬间变成了5，计数输出的结果就变为0543210，实现了六进制的功能。12分钟倒计

21、时分部分。也是运用两片可逆计数器74LS192来构成减计数器。在两片计数器的连接上，与秒部分一样。也是把低位的借位信号作为高位的时钟脉冲进行连接。而低位计数器的时钟脉冲则是用秒部分高位计数器的借位输出信号来充当的。运用以上两个计数器组合，就在低位计数器从0变到9或从0变到5的瞬间，在它的借位输出端出现一个电平的上升脉冲沿，从而使高位的计数器倒倒计一个数，实现倒计时功能，仿真如图8所示：图8：12分倒计时器4.24秒倒计时器的设计24秒计数器的倒计时功能。用两片74LS192分别做个位（低位）和十位（高位）的倒计时计数器，由于本设计只需要从开始时的“24”倒计到“00”然后停止，所以可以直接运用

22、十进制的74LS192进行减计数。因为预置的数不是“00”，所以我选用置数端LOAD来进行预置数。低位的借位端BO输出低电平用作高位的时钟脉冲，仿真如图9所示：图9：24秒倒计时器5.图 3-6译码电路和显示器的设计 译码电路的功能是将“秒”、“分”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有CD4511。CD4511是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阴极显示数码管。若将“秒”、“分”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。其特点是，具有BCD转换、消隐和锁存控制、七段译码及

23、驱动功能的CMOS电路能提供较大的拉电流，可以直接驱动LED显示器。仿真如图10所示下：图10:译码器和显示器的设计6.节次电路的设计将这四个D触发器依次命名为D1、D2、D3、D4。四个D触发器级连，前一个输出送入下一个输入，用一个共同的时钟脉冲，形成同步动作。为了保证每次输出只有一位是高电平，用个或门把Q2、Q3进行或运算后，送入或非门与Q1进行运算后送回D1。当电源刚接通、开关不没有接地，整个计时系统没有进行工作，Q1-Q4为低电平（0000状态），D=1，四个LED都不亮。合上不，接高电平，这样，当不接通时就有了一个电平的上升沿跳变，Q1=D1=1；1000状态，LED1亮，指示第一节

24、比赛。电路进入循环状态，倒计时电路重置一次，该电路状态转换一次，实现节次自动指示，仿真如图11所示：图11：节次显示器7报警提示音电路的设计报警电路和提示音电路，由一个蜂鸣器和一个非门构成，BO端输出低电平时，经非门作用产生高电平作用于蜂鸣器，导致蜂鸣器发出声音，起到报警作用。仿真如图12所示：图12:报警电路8.总体电路的设计简要说明：当开关A打到高电平一侧时，十二分钟对应的译码显示器清零，清零后将A打到低电平一侧，利用开关B对其进行置数为十二分钟，此时，节次显示电路对应的第一节显示灯亮，再按一次开关B则对第一节十二分钟进行倒计时，当倒计时到零的时候，报警电路工作发出响声，利用开关B重新对其

25、进行预置数，此时节次显示电路对应的第二节显示灯亮，以此类推。当开关D打到高电平一侧时，进攻方二十四秒对应的译码显示器清零，清零后将D打到低电平一侧，利用开关Space对其进行预置数为二十四秒，再按一次Space则对其进行倒计时，当倒计时为零时，报警电路会发出响声提示，为了对电路有更好的控制，我还设计了利用开关C控制比赛的暂停和继续。总电路的仿真如图13所示：图13：总电路仿真图四总结及心得课程设计需要的是活学活用所涉及的知识。在两周与小组同学的交流中，我认识到合作的重要性。在本次的课程设计中通过自己选题，找材料，分析、设计等，也掌一些软件的操作方法，这为以后的学习做了铺垫。整个设计实现了从单一

26、的理论学习到解决实际问题的转变。通过本次的课程设计，我最大的收获就是提高了自身的动手能力，培养了我的寻求解决问题的能力和团队精神也增强了我其它方面的能力。在设计中，我充分应用我们所学的知识，例如：集成电路74LS系列、三极管、二极管、整定时器555等元件的应用。这次实践使我受益匪浅，在摸索该如何设计电路使之实现所需功能的过程中，特别有趣，培养了我的设计思维，增强了我的实际操作能力。在让我体会到设计电路艰辛的同时，更让我体会到成功的喜悦和快乐。这次设计所用的的工具是Multisim 10.0.1,由于之前接触过类似的软件，所以画图和仿真就比较方便，使设计的质量得到了保证。本次课程设计提高了我的综合动手能力和工程设计能力，它使我的理论知识得到了综合应用，培养我综合运用所学理论的能力和解决较复杂的实际问题的能力。电子技术发展呈现出系统集成化，自动化，设计自动化，用户专业化和测试智能的优势，作为一个大学生。我们必须时代的发展，这使我们必须要扩展自己的知识，并利用计算机来辅助分析和设计，这对我们是有益的